CN110021325B 操作减少读取干扰的电阻式存储设备的方法 （三星电子株式会社）

US2015221368A1,2015.US9627052B1,2017.04.18操作减少读取干扰的电阻式存储设备的方法应交叉点处的电阻式存储单元；第一列选择电择性地连接与电阻式存储单元中的所选存储单配置为选择性地连接与所选存储单元连接的位第二列选择电路中确定相对于所选存储单元的2第一列选择电路，布置在存储单元阵列的一侧，并且配置为第二列选择电路，布置在与第一列选择电路相对的存储单控制电路，配置为从第一列选择电路和第二列选择电路中确其中，所述控制电路控制连接到所述第一列选择电路和所述第二列第一列解码器，连接在控制电路和第一列选择电路之间，第二列解码器，连接在控制电路和第二列选择电路之间，存储单元连接的字线的行地址导出的地址位信息来选择性地启用第一列解码器和第二列写入/读取电路，配置为通过将与所选存储单元连接的位线的电压与参考电压电平进控制电路，配置为在针对所选存储单元的读取操作期间，响应于储单元之间的物理距离可变地设置列选择信号的3和最低电压电平的多个电压电平中选择一个电压电平来可变地设置列选择信号的电压电多个电压电平中的每个电压电平分别地对应于包括最远电阻式存储单元分组和最近存储单元的字线的行地址的至少一个地址位和用于访问所选存储单元的位线的列地址施写入/读取电路，配置为通过将所选存储单元的位线电压电平与参考电压电平进行比所选存储单元的位线电阻来限制流过所选存储16.一种操作包括存储单元阵列、第一列选择电路和第二列选择电路的存储设备的方从第一列选择电路和第二列选择电路中确定相对于所选存储单元的远列选择通过启用的远列选择电路将所选存储单元的位线电压通过将位线电压与参考电压进行比较来检测存储在所选存储单元及使用行地址和列地址的至少一部分来选择与远列选择电路连接的第一列解码器和第45[0002]本申请要求于2018年1月8日向韩国知识产权局提交的第10-2018-0002140号韩国[0004]电阻式存储器(诸如相变随机访问存储器(PRAM)、电阻式RAM(RRAM)和磁性RAM存储单元传导的电流可能产生高于可接受水平的尖峰。这样的电流尖峰可能导致读取干作期间在存储单元中发生的电流尖峰来降低读单元阵列的一侧并且配置为选择性地连接与电阻式存储单元中的所选存储单元连接的位[0008]在另一方面中，本发明构思提供一种操作包括存储单元6操作；从第一列选择电路和第二列选择电路中确定相对于所选存储单元的远列选择电路；启用远列选择电路；通过启用的远列选择电路将所选存储单元的位线电压传送到数据线；[0011]图2是在一个示例中进一步示出根据本发明构思的实施例的图1的存储阵列110的[0013]图5A、图5B和图5C是示出当图3的存储单元是单级(single-level)单元时存储单[0015]图8A和图8B是进一步示出根据本发明构思的实施例的操作第一列选择电路和第[0021]图16是示出根据实施例的通过使用操作存储设备的方法来减少读取错误的效果[0024]图19是示出根据实施例的将存储系统应用于固态盘/驱动(SSD)系统的示例的框[0027]响应于从外部主机(HOST)接收的一个或多个请求(未在图1中示出)，存储控制器备100等)。因此，存储控制器200可以通过将各种命令CMD和/或地址ADDR施加到存储设备存储设备100中取回读取数据和/或可以使用写入操作将写入数据写入存储设备。在图1所7示的实施例中，在存储控制器200与存储设备100之间交换的读取数据和/或写入数据被称储控制器200可以配置为通过多种常规理解的接口协议中的至少一个来与主机通信，接口元阵列110包括分别设置在位线和字线之间的交叉点处的多个存储单元。本领域的技术人阻式存储单元可以是配置为根据两个电阻状态中选择的一个来存储一位数据(1或0)的单[0030]也就是说，存储单元阵列110中的每个存储单元可以是包括其电阻根据存储的数极、下磁电极以及上磁电极和下磁电极之间的介电材料时，存储设备100可以是磁性RAM[0031]存储设备100的控制电路120可以用于控制与存储单元阵列110相关的各种操作二列选择电路130b中的哪一个与所选电阻式存储单元最近和/或最远，并且由此出于当前路120然后可以启用远列选择电路并且禁用近列选择电路，使得远列选择电路用于执行当8[0033]关于图1所示的实施例，存储控制器200和存储设备100可以共同地集成到单个半备100可以集成到诸如固态盘/驱动(SSD)的[0036]参考图2，存储设备100a包括存储单元阵列110和控制电路120以及第一列解码器图3所示的等效电路图的交叉点电阻式存储单元阵列。[0040]在本实施例中，每个位线BL可以是指用于每个电阻式存储单元MC与包括在写入/存储单元MC与第一列选择电路130a和第二列选择电路130b之间的局部位线以及第一列选择电路130a和第二列选择电路130b与读出放大器之间的全局位线[0041]在本实施例中，多个电阻式存储单元MC中的每一个可以是包括可变电阻元件R和9[0043]由于施加的电脉冲，可变电阻元件R可以被改变到多个电阻状态之一。在实施例[0046]选择元件D可以连接在第一字线WL1至第n字线WLn中的任何一个与可变电阻元件R[0047]参考回图2，控制电路120可以用于响应于从存储控制器200接收的命令CMD和/或元阵列110的写入操作和/或从存储单元阵列110读取数据的读取操作，在下文中单独或统同地施加到行解码器140，第一列解码器150a和第二列解码器150b和/或写入/读取电路[0048]对此，控制电路120可以在读取/写入操作期间将各种控制信号施加到写入/读取与存储单元阵列110的所选存储单元相关的写入操作、读取操作和/或擦除操作的各种电[0049]控制电路120可以将从存储控制器200接收的地址ADDR中的行地址X_ADDR施加到行解码器140，并且可以将地址ADDR中的列地址Y_ADDR施加到第一列解码器150a和第二列[0050]控制电路120还可以控制第一列解码器150a和第二列解码器150b的操作，使得电存储单元启用第一列选择电路130a和第二列选择电路130b中的远列选择电路并且禁用第一列选择电路130a和第二列选择电路130b中的近列选择电路来选择性地控制第一列解码[0051]第一列解码器150a和第二列解码器150b可以连接到第一列选择电路130a和第二接到存储单元阵列110。第一列选择电路130a和第二列选择电路130b可以布置在存储单元阵列110的周围。第一列选择电路130a和第二列选择电路130b可以布置在相对侧上以便包围存储单元阵列110。仅为了说明的目的假设图2中所示的组件的布局，第一列选择电路[0052]第一列解码器150a和第二列解码器150b可以响应于从控制电路120接收的列地址Y_ADDR和行地址X_ADDR的预定地址位来控制第一列选择电路130a和第二列选择电路130b应于列地址Y_ADDR生成第一列选择信号LYT和第二列选择信号L[0053]第一列解码器150a和第二列解码器150b可以选择性地启用第一列选择电路130a或第二列选择电路130b，以便减少在读取/写入操作期间相对于所选存储单元发生电流尖预定地址位生成第一列选择信号LYT和/或第二列选择信号LTB，以启用远列选择电路并且150a和第二列解码器150b可以使用第一列选择信号LYT和/或第二列选择信号LTB来控制所[0056]在图2所示的实施例中，写入/读取电路160连接到第一列选择电路130a和第二列[0057]图4A、图4B和图4C是示出对于针对图3的电阻式存储单元MC的实现方式的可能的以连接在位线BL和字线WL之间。电阻式存储单元MCa可以通过使用施加到位线BL和字线WL[0061]图5A、图5B和图5C是示出当图3的电阻性存储单元是单级单元时电阻性存储单元电阻式存储单元的可变电阻元件R可以具有低电阻状态LRS或高电阻状态HRS。通过向电阻式存储单元施加写入脉冲而将可变电阻元件R从高电阻状态HRS切换到低电阻状态LRS的操电阻元件R从低电阻状态LRS切换到高电阻状态HRS的操作被称为重置操作或重置写入操[0063]可以将低电阻状态LRS的分布与高电阻状态HRS的分布之间的任意电阻设置为阈值电阻Rth。在针对电阻式存储单元的读取操作期间，当读取结果等于或大于阈值电阻Rth定可变电阻元件R的电阻偏差是由于在所选存储单元中发生的电流尖峰导致的读取干扰引将更详细地描述减少由于电阻式存储单元中发生的电流尖峰导致的读[0066]图6是进一步示出图2的存储单元阵列110、第一列选择电路130a和第二列选择电如，下方)并且分别连接到第一位线至第四位线BL1、BL2、BL3和BL4的第二列选择晶体管员将认识到，布置有列选择电路的存储单元阵列110的特定侧或外围部分的选择是任意设LYT4而导通的第一列选择晶体管611、612、613和614所选择的第一位线至第四位线BL1，LYB4而导通的第二列选择晶体管621、622、623和624所选择的第一位线至第四位线BL1、[0070]可以生成第一列选择信号LYT1、LYT2、LYT3和LYT4以及第二列选择信号LYB1、[0071]现将假设在读取操作期间选择布置在图6的存储单元阵列110中的第一字线WL1和[0072]参考图7A，第二列选择电路130b被确定为相对于所选存储单元MC的远列选择电第一数据线DL1预充电到预充电电压电平。当预充电时段结束并且用于读出所选存储单元第一数据线DL1的电压电平高于参考电压Vref时，读出放大器720可以输出指示所选存储单电压Vref时，读出放大器720可以输出指示所选存储单元MC具有低电阻状态LRS的数据值[0076]现将假设在读取操作期间选择布置在图6的存储单元阵列110中的第四字线WL4和读取电路160的预充电电路710可以在预充电时段期间将第一数据线DL1预充电到预充电电作DL1可以结束。读出放大器720可以通过将第一数据线DL1的电压电平和参考电压Vref进[0081]图8A和图8B是示出根据本发明构思的实施例的操作第一列选择电路130a和第二A1和第二地址位A2来访问第一字线至第四字线WL1、WL2、WL3和WL4。当行地址位A1和A2为字线WL4。[0084]为了相对于所选存储单元启用远列选择电路，控制电路120可以将行地址X_ADDR码器150a和第二列解码器150b可以通过使用地址位A2的信息选择性地激活第一列选择信中相对于所选存储单元的远离的一个可以通过激活的第一列选择信号LYT1至LYT4或第二[0085]根据本发明构思的特定实施例，控制电路120可以通过使用行地址X_ADDR的地址位A2来选择性地启用第一列解码器150a和第二列解码器150b中连接到远列选择电路的列解码器。被启用的第一列解码器150a或第二列解码器150b可以根据从控制电路120输入的信号LYT1至LYT4或第二列选择信号LYB1至L情况下，控制电路120可以将作为MSB地址位的行地址X_ADDR的地址位A10施加到第一列解码器150a和第二列解码器150b。第一列解码器150a和第二列解码器150b可以使用地址位[0087]例如，当选择连接到包括第一字线WL1至第512字线WL512的第一组的字线的存储WL513至第1024字线WL1024的第二组的字线的存储单元时，可以启用远离所选存储单元的[0088]根据本发明构思的特定实施例，第一列选择电路130a将相对远离存储单元阵列列选择电路130b将是远离的并且因此将被启用。接收从存储控制器200施加的地址ADDR，根据接收的地址ADDR的行地址X_ADDR选择字线WL参考电压与所选存储单元的位线电压进行比较来检测存储在所选存储[0095]图10是示出根据本发明构思的实施例的图1的存储设备100的另一示例(100b)的至第m位线BLm以及多个存储单元MC。多个存储单元MC中的每一个可以包括可变电阻元件R和选择元件D。控制电路120可以基于从存储控制器200(参见图1)接收的命令CMD和地址ADDR控制写入/读取电路160将数据写入存储单元阵列110或者从存储单元阵列110读取数地址Y_ADDR和从控制电路120接收的行地址X_ADDR的预定地址位来选择位线BL。可以选择布置在选择的字线WL和选择的位线BL之间的交叉点处的存储[0100]列解码器150可以响应于列地址Y_ADDR和行地址X_ADDR的预定地址位而生成列选择信号LY。列解码器150可以响应于所选存储单元MC与列选择电路130之间的物理距离(或与所选存储单元MC与列选择电路130之间的物理距离成比例地)改变列选择信号LY的电压器150可以使用行地址X_ADDR的(一个或多个)预定位来确定所选存储单元MC的字线WL与列[0101]当所选存储单元MC相对远离列选择电路130时，连接到所选存储单元MC的位线BL义)相对较高的电压电平以选择所选存储单元MC[0103]以这种方式，响应于在读取操作期间从控制电路120施加的电压控制信号CTRL_VOL(参见图10)，电压发生器170可以为列选择信号LY施加适当设置的(或定义的)电压电[0104]图11是在一个示例中进一步示出图10的存储单元阵列110和列选择电路130的电和第一数据线DL1可以通过完全导通的列选择晶体[0109]所选存储单元MC可以通过第一数据线DL1连接到写入/读取电路160。在预充电时段期间从写入/读取电路160的预充电电路710施加到第一数据线DL1的预充电电压可以通此可以限制所选存储单元MC的电流尖峰。根据所选存储单元MC的高电阻状态HRS或低电阻压Vref时，读出放大器720可以指示表示所选存储单元MC具有低电阻状态LRS的数据值“0”[0112]例如，当选择布置在图11的存储单元阵列110中的第四字线WL4和第一位线BL1之[0114]根据所选存储单元MC的高电阻状态HRS或低电阻状态LRS，第一位线电压VBL1可以由于流过选择的存储单元MC的电流而导致变化。第一位线电压VBL1可以通过列选择晶体管[0115]图13和图14是根据本发明构思的实施例共同描述用于列选择信号的电压电平的图10)可以通过使用行地址X_ADDR的预定地址位的信息[0118]例如，列解码器150(参见图10)可以通过使用行地址X_ADDR的MSB和MSB-1地址位第257字线至第512字线WL257至WL512的存储单元时，列解码器150可以将具有第二电压电平VLYb的列选择信号LYi施加到列选择电路130。当选择连接到第三组的第513字线至第768的存储单元时，列解码器150可以将具有第四电压VLYd的列选择信号LYi施加到列选择电路[0119]尽管在图14的实施例中通过使用行地址X_ADDR的MSB地址位将第一字线至第1024至WL1024例如可以通过使用CSB或LSB地址位而不是[0120]当确定连接到第一组的第一字线至第256字线WL1至WL256的存储单元距列选择电路130最远且连接到第四组的字线WL769至WL1024的存储单元距列选择电路130最近时，列解码器150可以施加列选择信号LYi，使得第一电压电平VLYa最高并且第四电压电平VLYd最距列选择电路130最近并且连接到第四组的字线WL769至WL1024的存储单元距列选择电路个电压电平中的每一个分别与包括最远电阻式存储单元分组和最接近电阻式存储单元分的最高电压电平和最低电压电平之间的中间电压电平[0123]共同参考图10至图15，图15所示的实施例假设执行针对选定存储单元的读取操ADDR的(一个或多个)预定地址位的信息可以用于确定所选存储单元与列选择电路130之间[0127]在操作S1540中，可以通过根据所选存储单元的高电阻状态HRS或低电阻状态LRS[0128]图16是示出根据本发明构思的实施例的通过使用操作存储设备的方法来减少读[0130]通过使用操作图1至图15的存储设备的方法，可以启用与所选存储单元相对远的引起的IR电压降导致受到限制，所以存储设备100的读取错误的数量1620随着读取周期的主机控制器1711和主机连接单元1712。存储卡1720可以包括卡连接单元1721、卡控制器[0133]主机1710可以将数据写入存储卡1720，或者可以读取存储在存储卡1720中的数[0134]响应于通过卡连接单元1721接收的命令CMD，卡控制器1722可以与卡控制器1722位线电阻限制由于电压降而流过所选存储单元的电储设备1811可以通过使用图1至图15的[0141]非易失性存储设备1811可以是包括布置在多个字线和多个位线之间的交叉点处性存储设备1811可以启用相对远离所选存储单元的列选择电路或基于所选存储单元和列可以通过根据所选存储单元的位线电阻限制由于电压降而流过所选存储单元的电流来减[0142]处理器1820还可以连接到诸如外围组件互连(PCI)总线的扩展总线。RAM18