CN110620158B 氮化镓外延层、半导体器件及所述半导体器件的制备方法 （深圳市晶相技术有限公司）

缓冲层与半导体衬底界面之间存在漏电流的问2后处理层，其设置在所述第一缓冲层远离所述半导体衬第二缓冲层，其设置在所述后处理层远离所述第一缓冲层的介质层，其设置在所述钝化层远离所述势垒层的一侧以及所述包括第一金属层和第二金属层，其中所述第一金属层设置在所述介质层远离钝化层的一后处理层，其设置在所述第一缓冲层远离所述半导体衬3第二缓冲层，其设置在所述后处理层远离所述第一缓冲层的6.根据权利要求4所述一种氮化镓外延层，其特征在于，所述第一缓冲层厚度为10-在所述钝化层和所述势垒层形成第一阳极接触孔，其中所在所述钝化层上和所述第一阳极接触孔内形成介质层，并图在所述介质层上和所述第二阳极接触孔内形成阳在所述介质层和所述钝化层上形成贯穿所述介质层和所述钝在所述介质层和所述阳极的第一金属层上以及所述阴极接触孔内形成阳极的第二金4[0003]然而传统的半导体器件结构衬底与势垒层之间由于存在晶格失配而导致势垒层垒层之间形成缓冲层以抵消部分晶格失配造成的影响，但是一层缓冲层所起到的作用有5一阳极接触孔和所述第二阳极接触孔内以覆盖位于所述第一阳极接触孔底部的所述介质6[0048]在所述介质层和所述阳极的第一金属层上以及所述阴极接触孔内形成阳极的第质层可以与GaNHEMT(HighElectronMobilityTransistor，高电子迁移率晶体管)的栅7[0079]本发明所提供的氮化镓外延层以及半导体器件可以应用在功率半导体器件和射8如可以根据半导体衬底材料和势垒层所用材料进行[0086]在步骤S1200中，采用外延生长工艺在半导体衬底1200例如硅衬底或碳化硅衬底长工艺在第三缓冲层1203上生长氮化铝镓势1301远离半导体衬底1300的一侧，第二缓冲层1303设置在后处理层1302远离第一缓冲层缓冲层1301可以例如为氮化铝层，第一缓冲层1301的厚度例如为10nm-300nm。后处理层率视沉积速率的要求可设定例如为1KW～10KW，溅射时间视厚度的不同设定例如为10秒~9例如为950℃~1100℃,压力例如为70torr～200torr，在氮化镓缓冲层上生长氮化镓势垒缓冲层1403例如氮化镓缓冲层，氮化镓缓冲层的制备也可以由上述实施例的两步法制备。缓冲层1101远离半导体衬底1100的一侧，钝化层103设置在势垒层1102远离缓冲层1101的的第一金属层的具体步骤可为：采用但不限于磁控溅射镀膜工艺沉积金属形成第一金属层103、位于阳极区域AZ内的第一金属层和阴极区域内采用但不限于采用电子束蒸发金属104以及阴极107上以正硅酸乙酯为原料利用微波等离子体化学气相沉积法低温制备二氧束蒸发金属的工艺淀积形成第三金属层，第三金属层材料例如是铜铝化硅(AlS金属111和场板层109。其中场板层109位于阳极导通金属110与阴极导通金属111之间的区伸入势垒层1102。介质层205设置在钝化层203远离势垒层1102的一侧以及第一阳极204与在介质层205上且贯穿介质层205和钝化层203。保护层208设置在第一阳极204、第二阳极属层，阴极207的第二金属层与阳极的第二金属层可以是同步形成的，且同为多层金属结衬底1100的晶格常数导致的晶格缺陷，减少势垒层1102与半导体衬底1100界面上的界面层203且伸入氮化铝镓势垒层1102的第二阳极206。更具体地，介质层205材料例如为氮化层1102以形成贯穿介质层205、氮化硅钝化层203且伸入氮化铝镓势垒层1102的第二阳极阳极204和第二阳极206内的第一金属层的具体步骤可为：在第二阳极206区域内和介质层205上采用但不限于磁控溅射镀膜工艺沉积金属形成第一金属层，第一金属层的材料可以穿介质层205和氮化硅钝化层203的阴极207区域的步骤具体可为：在介质层205上涂光刻并去除残余的图案化光阻层。在介质层205和位于第一阳极204和第二阳极206内的第一金属层上以及阴极207区域内形成第二金属层，并图案化所述第二金属层以得到阳极的第二一阳极204和第二阳极206内的第一金属层和阴极207区域内采用但不限于采用电子束蒸发阳极204、第二阳极206以及阴极207上以正硅酸乙酯为原料利用例如微波等离子体化学气相沉积法低温制备二氧化硅膜即为保护层2[0120]请参阅图7-1所示，本发明还提供了一种基于氮化镓外延层的半导体器件，其包冲层312设置在半导体衬底1100上。势垒层1102设置在缓冲层1101远离半导体衬底1100的层303且伸入势垒层1102。介质层305设置在钝化层303远离势垒层1102的一侧以及第一阳极304和第二阳极306设置在第一阳极接触孔313和第二阳极接触孔314内，第一阳极304和层303的一侧、且延伸至第一阳极接触孔313和第二阳极接触孔314内以覆盖位于第一阳极接触孔313底部的介质层305和第二阳极接触孔314底部，第二金属层设置在第一金属层上保护层308上且位于阳极导通金属310和阴极导通金属311之间的区域内并与阳极导通金属极接触孔314例如为条形槽，第一阳极304和第二阳极306内所包含的第一金属层的材料可[0123]在步骤S301中，采用外延生长工艺在硅衬底或碳化硅衬[0125]在步骤S303中，图案化氮化硅钝化层303和氮化铝镓层以形成第一阳极接触孔刻蚀氮化硅钝化层303和氮化铝镓层形成第一阳极接触孔313，其中第一阳极接触孔313为图案化介质层305、氮化硅钝化层303和氮化铝镓层以形成贯穿介质层305、氮化硅钝化层贯穿介质层305、氮化硅钝化层303且伸入氮化铝镓层的第二阳极接触孔314的步骤例如包第一阳极接触孔313和第二阳极接触孔314所在区域组成阳极区域AZ，第一阳极304和第二阳极306分别填充第一阳极接触孔313和第二阳极接[0129]在步骤S307中，在介质层305和位于阳极区域AZ内的第一金属层上以及阴极接触孔315内形成第二金属层，并图案化所述第二金属层以得到第一阳极304和第二阳极306的二阳极306包括位于阳极区域AZ内的第一金属贯穿保护层308的阳极开孔316和阴极开孔317的步骤具体可为：在保护层308上涂光刻胶，308，直至暴露第一阳极304、第二阳极306和阴极307为止，形成阳极开孔316和阴极开孔[0132]在步骤S310中，在保护层308上和阳极开孔316以及阴极开孔317内形成第三金属的步骤具体为：在保护层308上采用但不限于采用电子束蒸发金属的工艺淀积形成第三金[0143]在步骤S605-S613中，在如图3-1所示的氮化镓外延层上按照图7-2中步骤S302-[0145]请参阅图10-1所示，其中第一缓冲层1301设置在半导体衬底1300上，后处理层[0155]请参阅图11-1所示，本实施例中的半导体器件是应用图4-1中的氮化镓外延层作[0159]在步骤S805-S813中，在如图4-1所示的氮化镓外延层上按照图7-2中步骤S302-