CN110931481B 集成电路元件设计的制备方法与系统以及半导体装置 （台湾积体电路制造股份有限公司）

US2018151496A1,201集成电路元件设计的制备方法与系统以及本揭露提供一种集成电路元件设计的制备内部金属切口之间的间隔；通过N个接触多晶硅间隙相对于第一单元定位第二单元以定义一或多个中间元件布局以定义具有改善的内部金属2在一元件布局中识别一第一单元与一第二单元之若不满足该间隔阈值，则将该第二单元相对于该第一单元水重复该决定及移位操作直到该更改的元件布局满足该将该第二单元移位包括将该第二内部金属切口放置在该指定安将该第二单元移位N个接触多晶硅间距将该第二单元的该第二内部金属切口放置在该该第一单元包括复数个内部金属切口，该复数个内部金属切口该第二单元包括复数个内部金属切口，该复数个内部金属切在一集成电路元件设计中识别一第一标准单元与一第二标准单元之间的一垂直邻接，在该第一标准单元上识别一第一M0金属导体上的在该第二标准单元上识别一第一M0金属导体上的决定每对内部金属切口之间的一水平间隔，每对金属切口包3若不满足该间隔阈值，将该第二标准单元相对于该第一以定义一更改的集成电路元件设计，该预定距离等于N个接触多晶硅间距，其中M及N为整将该第二标准单元水平移位N个接触多晶硅间距的该预定距离增加一内部切口失效对之间的水平间隔，而不将任意其他内部切口对的间隔减小至小于1个接触多晶硅间距的水将一内部切口失效对的一第二金属切口放置于一安全区的一第一标准单元，该第一标准单元具有一第一缝隙，该第一缝一第二标准单元，该第二标准单元具有一第二缝隙，该第二缝其中该第一标准单元的一边界与该第二标准单元的一边界在水平方向上偏离N个接触其中该第一缝隙与该第二缝隙之间的一内部缝隙间隔为至少1个接该第一标准单元具有一安全区，该安全区中的该内部金属线部分不存在该第一缝隙；一内部金属切口图案应用于该第一标准单元的该第一内部金属一固定第一缝隙，该固定第一缝隙在该第一内部金属线中，一固定第二缝隙，该固定第二缝隙在该第二内部金属线中，该的三个预定第二缝隙位置的一者中，其中该些预定第二缝隙位置的至少一者与一源极/漏4该第一标准单元包括复数个第一缝隙，该复数个第一缝隙中该第二标准单元包括复数个第二缝隙，该复数个第二缝隙中的5[0002]随着产生相继几代IC的IC材料及设计的技术进步，半导体集成电路(integratedcircuit,IC)工业已经经历了快速增长，每个新一代具有比上一代更小的几何形状及更复[0003]与切割金属层关联的进阶的图案化及蚀刻制程的效能受到密度梯度效应(densitygradienteffect,DGE)及/或着陆效应(landingeffect,LE)的影响，此密度梯度效应及/或着陆效应与正在制造的特定集成电路元件布局配置相关联。切割金属图案的相对位置及间隔的考虑及调整用于减轻一些密度梯度效应及/或着陆效应并改进所产生集隔不满足靶最小水平金属间隔，则第二单元通过N个接触多晶硅间距(contacted体上的第一内部金属切口，在第二标准单元上识别第一M0金属导体上的第二内部金属切6[0010]图2为根据一些实施例的集成电路布局的俯视图，其中两个集成电路布局单元以[0011]图3为根据一些实施例的集成电路布局的俯视图，其中具有不同内部切割金属零[0012]图4为根据一些实施例的集成电路布局的俯视图，其中具有不同内部切割金属零[0019]图9为根据一些实施例的用于更改IC设计布局以调整内部金属切口之间的间隔的[0020]图10为根据一些实施例的在IC设计布局修改操作中有用的电子化流程控制78为便于描述可用于描述诸图中所图示一个元件或特征与另一(些)元件或(多个)特征的关备可为不同朝向(旋转90度或在其他的方向)及可因此同样地解释在此使用的空间相对的元，以用于其指定功能及/或减小与基准面金属互连图案的冗余部分或未使用部分相关联或大于由标准单元展现出的接触多晶硅间距(contactedpolysiliconpitch,CPP)的水平间隔。CPP的值将由适合的设计规则决定，并且一般对应于栅电极间隔(gateelectrodepitch)或栅极间距(gatepitch,GP)，即在已经配置成符合设计规则的标准单元内利用的9经去除一些结构元件的部分以露出更多底层结构并且更清楚地图示不同合并结构之间的空间关系。标准单元100A包括主动区/氧化物限定(activeareas/oxidedefine零(metallevelzero,M0)图案，此图案包括内部导体108及共用功率标准单元100A包括五个内部导体108并具有8个CPP的总[0075]图1B为根据一些实施例的标准单元100B的初步IC设计布局的俯视图。标准单元成交替栅电极104(PO)，其定义了标准单元的接触多晶硅间距(CPP)并且与源极/漏极导体个平行的水平内部导体108及上部与下部平行的水平共用功率/接地导体110两者。标准单元100B包括五个内部导体108并具有8个CPP设计布局300包括与栅电极304(CM0B/PO)对准的内部金属切口316及与源极/漏极导体306对准的内部金属切口316'(CM0B/步IC设计布局400亦包括与源极/漏极导体406对准的边界金属切割区域414(CM0B/MD)，用初步IC设计布局400包括与源极/漏极导体406对准的内部金属切口416'。区域外，初步IC设计布局500包括与栅电极504(CM0B/PO)对准的内部金属切口516及与源极/漏极导体506对准的内部金属切口516'(CM0B/[0080]初步IC设计布局500亦包括安全区(或排除区域)518，在区域518中允许没有内部接标准单元之间的N个CPP的预定水平位移将解决相邻标准单元的内部金属切口516、516'504对准的内部金属切口516(CM0B/PO)、及与源极/漏极导体506对准的内部金属切口516'MD)位于栅极导体中间，并且因此将相对于邻接标准单元上的相邻栅极导体中的任一个上下部标准单元水平移位(或定位或重新放置)预定N个CPP，会将内部金属切口516'(CM0B/[0082]初步IC设计布局600A亦包括与栅电极604对准的边界金属切割区域614(CM0B/区域外，初步IC设计布局600A包括与栅电极604(CM0B/PO)对准的内部金属切口616及与源极/漏极导体606对准的内部金属切口616'(CM0B/[0083]初步IC设计布局600A在标准单元A、标准单元B的至少一者中亦包括安全区(或排上与第三栅电极604对准的内部金属切口616(CM0B/PO)及在标准单元B上与第三源极/漏极[0084]边界金属切割区域(cutmetalzeroboundary,CM0B)中金属切口的水平间隔的原则为将相邻内部导体608上的金属切口之间的水平间隔维持成不小于0.5个CPP，且通常[0086]经更改的IC设计布局600B亦包括与栅电极604对准的边界金属切割区域614[0087]经更改的IC设计布局600B亦包括提供在标准单元A中的安全区第三栅电极604对准的内部金属切口616(CM0B/PO)与标准单元B上与第三源极/漏极导体606对准的内部金属切口616'(CM0B/MD)之间的间隔，已经从约0.5个CPP增长至约4.5个A上其他内部金属切口616(CM0B/PO)之间的新间隔满足或超过1个CPP最小间隔，此些内部金属切口616与第四或第五栅电极604对准。如图6A及图6B所示，区域620中内部金属切口616'与标准单元A上与第五栅电极604对准的第二内部金属切口616(CM0B/PO)之间的原始宽度的标准单元与适当的限制组合一起使用，限制为对内部金属切口616'(CM0B/MD)的放邻的标准单元(未示出)断开，标准单元B包括与栅电极704对准的边界金属切割区域714属切割区域外，初步IC设计布局700A包括与栅电极704(CM0B/PO)对准的内部金属切口716及与源极/漏极导体706对准的内部金属切口716'(CM[0092]初步IC设计布局700A在标准单元A、标准单元B的至少一者中亦包括安全区(或排上的内部金属切口716(CM0B/PO)与标准单元B上的内部金属切口716'(CM0B/MD)位于彼此[0093]根据一些实施例，CM0B金属切口的水平间隔的原则为将相邻内部导体708上的金[0095]经更改的IC设计布局700B亦包括与源极/漏极导体706对准的边界金属切割区域体706对准的边界金属切割区域714(CM0B/PO)，用于将标准单元A与水平相邻标准单元(未PO)对准的内部金属切口716及与源极/漏极导体706对准的内[0096]经更改的IC设计布局700B亦包括提供在标准单元A上的安全区单元B的内部金属切口716'(CM0B/MD)重新放置于标准单元A的安全两者包括主动区/氧化物限定区域802及源极/漏极导体806，在此区域802上方形成交替栅的内部金属切口816及与源极/漏极导体806对准的内部金[0099]初步IC设计布局800A在标准单元A、标准单元B的至少一者中亦包括一对安全区820中，标准单元A上的内部金属切口816(CM0B/PO)与标准单元B上的内部金属切口816'[0100]CM0B金属切口的水平间隔的原则为将相邻内部导体808上的金属切口之间的水平[0102]经更改的IC设计布局800B亦包括与源极/漏极导体806对准的边界金属切割区域(CM0B/MD)两者。如图8B所示，已经通过将标准单元B向右移位以实现与原始位置偏离4个决包括根据相同原则配置的标准单元的内部金[0105]图9图示根据一些实施例的用于更改IC设计布局以调整内部金属切口之间的间隔[0106]操作914包括关于第一单元及第二单元上的内部金属切口之间的所识别的水平间方法900分支到操作915，在操作915期间进行第一单元相对于第二单元的N个CPP的预定水全部所识别的间隔满足或超过目标偏移阈值，则方法900进行至保存更改的IC设计文件的918，在一些实施例中，在操作918期间产生对应于通过的更改的IC设计布局的下线生产据文件将根据可选操作920中的通过的更改的IC设计布局而用[0108]图10为根据一些实施例的电子化流程控制(electronicprocesscontrol,EPC)及的制程及/或方法)实施例如本文所述方法的部分计算机可读储存媒体1004包括只读光盘记忆体(compactdiskreadonlymemory,CD_[0111]在一或多个实施例中，储存媒体1004储存计算机程序码1006，此计算机程序码1006用以致使EPC系统1000(其中此种执行表示(至少部分地)EPC工具)对于执行所述制程control,SPC)及/或模型预测控制(modelpredictivecontrol,MPC)的各种程[0114]EPC系统1000用以经由I/O接口1012接收信息。经由I/O接口1012接收的信息包括口1012接收有关使用者界面(userinterface,UI)的信息。信息储存在作为使用者界面[0115]在一些实施例中，所述制程及/或方法的部分或全部实施为通过处理器执行的独部实施为由EPC系统1000使用的软件[0117]图11为根据一些实施例的集成电路(IC)制造系统1100及与其关联的IC制造流程无线通信通道。每个实体与一或多个其他实体相互作用且提供服务至一或多个其他实体及晶圆厂1150的两个或更多个共存于公用设施中且使用件1160设计的各种几何图案。几何图案对应于组成待制造的IC元件1160的各种部件的金(设置于此半导体基板上)中。设计厂1120实施适合的设计程序以形成IC设计布局图1122。或多个数据文件中呈现IC设计布局图1122。例如，IC设计布局图1122根据一些实施例以[0120]遮罩厂1130包括数据准备1132及遮罩制造1144。遮罩厂1130使用IC设计布局图罩)1145或半导体晶圆1153。设计布局图1122由光罩数据准备1132操纵以符合遮罩写入器[0121]在一些实施例中，遮罩数据准备1132包括光学邻近校正(opticalproximity[0122]在一些实施例中，遮罩数据准备1132包括遮罩规则检查器(maskrulechecker,OPC执行的修改的部分以满足遮罩产生规则。[0123]在一些实施例中，遮罩数据准备1132包括微影制程检查(lithographyprocess的处理参数可包括与IC制造循环的各种过程关联的参数、与用于制造IC的工具关联的参[0124]熟悉本领域的普通技术人员应理解，为了简明的目的，已经简化遮罩数据准备1132的以上描述。在一些实施例中，数据准备1132包括诸如逻辑运算(logicoperation,备1132期间应用于IC设计布局图1122的制程可以一些实施例，存在用于复数个IC产品的前段制程(front_end_of_line,FEOL)的制造设施，而第二制造设施是为IC产品的互连及包装提供后段制程(back_end_of_line,BEOL)，且第[0127]在本揭露的一些实施例中，鳍片(fin)尺寸调整的步骤包括与跨集成电路的整个酸(H2SO4氟化铵(NH4F242之前的鳍片氧化以提供对鳍片材料更大的选择性并且减少制造制程期间偶然的鳍片材料[0133]晶圆厂1150使用由遮罩厂1130制造的遮罩1145制造IC元件1160。因而，晶圆厂1150至少间接地使用IC设计布局图1122制造IC元件1160。在一些实施例中，半导体晶圆日公开的美国预授权公开案第20150278429号；2014年2月6日公开的美国预授权公开案第[0135]根据一些实施例提出一种集成电路元件设计的制备方法施例中，方法将包括从指定记忆体撷取初步元件布局或从电子设计自动化(EDA)工具接收[0142]在一些实施例中，半导体元件将包括具有安全区的第一标准单元及第二标准单一标准单元的内部金属切口图案包括与栅电极对准的固定第一金属切口及第二金属切口[0144]在一些实施例中，半导体装置包括具有安全区的第一标