CN111555721B 放大接口以及用于校正放大接口的对应测量系统和方法 （意法半导体股份有限公司）

放大接口以及用于校正放大接口的对应测本公开的实施例涉及放大接口以及用于校到第二节点的第二FET的漏极、以及连接到第三发生器和第二偏置电流发生器连接到第一节点和第二节点。第三FET连接在第三节点和参考电节点处的电压和第二节点处的电压的共模调节到期望值。电流发生器向第一节点和/或第二节2第一场效应晶体管FET，具有连接到第一节点的漏极端子以及连接到第三节点的源极至少一个电流发生器，被配置为向所述第一节点和所述第差分电流积分器，包括连接到所述第二节点的第一输入2.根据权利要求1所述的放大接口，其中所述调节其中VO1P与所述第一节点处的共模电压相对应，VO1N与所述第CM1与所述给定值相对应。第一电容器，连接在所述差分运算放大器的第一输出端子与所述第一输入端子之间；4.根据权利要求3所述的放大接口，其中所述差分电流积分器还包括分别与所述第一5.根据权利要求4所述的放大接口，还包括采样保持电路，所述采样保持电路被配置生成所述复位信号，使得使所述差分电流积分器周期性地在复在每个测量间隔期间，在采样间隔内将所述控制信号设置为所述第38.根据权利要求1所述的放大接口，其中所述第一偏置电流和所述第二偏置电流与绝9.根据权利要求1所述的放大接口，其中所述第一FET和所述第二FET包括n沟道MOS晶10.根据权利要求1所述的放大接口，其中所述第一FET和所述第二FET是热隔离晶体第一电流发生器，被配置为除了所述第一偏置电流之外，第二电流发生器，被配置为除了所述第二偏置电流之外，接在所述差分电流积分器的所述第一输入端子和所述第二输入端子与所述第一节点和所接在所述第一电流发生器和所述第二电流发生器与所述第一节点和所接在所述差分电流积分器的所述两个输出端子与所述放大接口的两第一场效应晶体管FET，具有连接到第一节点的漏极端子以及连接到第三节点的源极至少一个电流发生器，被配置为向所述第一节点和所述第差分电流积分器，包括连接到所述第二节点的第一输入4其中VO1P与所述第一节点处的共模电压相对应，VO1N与所述第CM1与所述给定值相对应。第一电容器，连接在所述差分运算放大器的第一输出端子与所述第一输入端子之间；19.根据权利要求18所述的测量系统，其中所述差分电流积分器还包括分别与所述第20.根据权利要求18所述的测量系统，其中所述第一FET和所述第二FET形成具有电压第一场效应晶体管FET，具有连接到所述第一节点的漏极以及连接到所述第三节点的第一偏置电流发生器，具有连接到所述第一节点的输出，第二偏置电流发生器，具有连接到所述第二节点的输出，22.根据权利要求21所述的放大接口，其中所述其中VO1P与所述第一节点处的电压相对应，VO1N与所述第二节点23.根据权利要求21所述的放大接口，其中所述第一FET和所述第二FET是热绝缘晶体525.根据权利要求21所述的放大接口，其中所述第一FET和所述第二FET形成具有电压6[0002]本申请要求于2019年2月8日提交的意大利专利申请号102019000001851的优先电路40具有相关联的模数(A/D)转换器30，其被配置为用于在其输入处接收放大后的信号(绝缘体上硅互补金属氧化物半导体)工艺使用适当微加工和干法蚀刻工艺来制造这种悬7[0012]如美国专利申请公开号2017/0205366中所描述的，要对TMOS传感器进行适当偏[0013]因此，读取电路体系架构的设计对于适当检测由TMOS传感器产生的信号至关重[0014]因此，本领域需要提供一种能够克服常规技术的限制中的一个或多个限制的方[0015]根据一个或多个实施例，上述目的中的一个或多个目的通过一种放大接口来实第一FET和第二FET的源极端子连接到流发生器是PTAT(与绝对温度成比例)的电流与在差分电流积分器的第一输入端子处所接收的电流之差的器的第一输入端子连接到第二节点，并且差分运算放大器的第二输入端子连接到第一节8(该第一偏置电流发生器和第二偏置电流发生器是与绝对温度成比例(PTAT)类型的发生扩展(processspread)和温度变化[0039]图2示出了测量系统的第一实施例，该测量系统包括TMOS传感器10、电子放大接9够剔除到达TMOS传感器的两个晶体管的化会在晶体管MEXP的I-V特性内产生小位移，其又生成晶体管MBLIND和MEXP之间的差分信号的晶体管MBLIND)的温度变化导致晶体管的电特性变化，其又导致放大接口应当放大的差分信[0046]尽管已经构思和设计了本说明书以用于尽可能地放大由TMOS传感器10生成的信号，但是所提出的电子放大接口是功能性的并且也适用于使用两个MOS晶体管而非TMOS晶生器208与晶体管MEXP的漏极端子和源晶体管MBLIND的漏极端子与参考电压VDD之间，该参考电压VDD例如与图1所示的集成电路和/[0057]因此，电路的该部分基本上与例如在美国专利号6,6电压VO1P和晶体管MEXP的漏极端子上的电压VO1N，并且用于根据这些电压来生成用于晶体管电压VO1P和VO1N的反馈)控制晶体管MB的栅极上的电压，使得电压VO1P和VO1N的共模将等于参管的尺寸定为足够高的(宽长W/L)比率，以帮助确保栅极端子和源极端子之间的电压VGS将和MEXP在亚阈值条件下被偏置，则可以例如使用由CliftonFonstad在2009年10月28日的“亚阈值区域(即，比VT稍低一点)中的MOSFET(MOSFETsintheSub-thresholdRegion 现的等式(29))对漏极端子ID上的电流进行建模：[0098]具体地，在所考虑的实施例中，运算放大器202的第一输入端子(通常为负端子)因此接收电流i2。运算放大器202的差分输出的第一端子(通常为正输出端子)通过第一反馈网络连接到运算放大器202的第一输入端子，并且运算放大器202的第二输出端子(通常分器电路20被配置为用于生成表示电流iS与电容器CGAIN1并联连接的第一电子开关SWRST1和与电容器CGAIN2并联连接的第二电子开关该单个控制电路70将复位信号RST在第一时间间隔T1内设置为第一逻辑电平(通常为高)，以用于使模拟积分器复位，并且将复位信号RST在第二时间间隔T2内设置为第二逻辑电平T2。该计数器/定时器702被配置为用于根据时钟信号CLK来递增计数值，并且通过将计数值与标识测量间隔T2的持续时间的至少一个第一阈值进行比较来设置复位信号RST的逻辑电osc的给定倍数。及号SAMPLE存储模拟积分器20被复位之前了使得能够比较不同的测量值，测量间隔T2的持续时间不是特别重要，但是时间T4应该恒所考虑的实施例中与电容CS(附加电容器和/或A/D转换器30的Vout相应采样周期TPERIOD＝T1+T4+T5的时刻t2对电压Vout的一个或多个相应样本进行采集/采样。(经由信号RST和SAMPLE驱动)闭合。因此，电流iS在开关SWRST1和SWRST2中流动，并且由OTAiS在闭合的[0129]因此，虽然控制电路204被配置为用于调节晶体管MB的栅极-源极电压VGS，使得体地，在各种实施例中，电流发生器206电阻器RBIAS的第一端子，并且电阻器RBIAS的第二端子(例如，直接)连接到晶体管Q2的发射极-基极电压VEB1相对应，并且晶体管Q2的发射极上的电压与发射极-晶体管Q2的基极电压oftheArgentine-UruguaySchoolofMicro-Nanoelectronics,Technologyand[0168]因此，在各种实施例中，通过相同过程获得振荡器72的电阻Rosc以及电流发生器CGAIN先前所解释的，电流发生器50与进行共模控制的电路204一起可以纠正可能导致OTA块202整)由电流发生器50供应的电流ISC的值来消[0175]具体地，该文献描述了放大接口，其中电流发生器50可以是IDAC(电流数模转换器还可供应例如通过PWM(脉冲宽度调制)信号调制的电流，从而改变由电流发生器50供应的“Lowvoltageareaefficientcurrent-modeCMOSbandgapreferenceindeepsubmicrontechnology”2014Proceedingsofthe21stInternationalConference解决方案。[0185]在各种实施例中，通过相同过程获得电流发生器50的电阻RBIAS2以及电流发生器[0193]在各种实施例中，通过相同过程获得电流发生器50的电阻RBIAS2以及电流发生器[0198]由于所做的体系架构选择并且由于偏置电流IB和时钟频率fosc的适当选择，所以器20或处理电路40包括电路模块216，其被配置为用于处理由A/D转换器30供应的数字样性地连接到电流积分器20的第二输入端子或第一C2将晶体管MBLIND选择性地连接到电流积分器20的第一输入端子。而且，斩波器电路210包8，其用于根据信号C1将晶体管MEXP选择性地连接到电流积分器20的第一输入端连接到电流积分器20的第二输入端子或第一[0206]因此，斩波器电路210和214使得可以分别使晶体管MEXP和MBLIND以用于根据信号C2将电流积分器20的正输出端子选择性地连接到A/D转换器30的负输入端12器20的负输出端子选择性地连接到A/D转换器30的正输入流发生器58和晶体管MEXP连接到积分器20的第一输入端子，并且电流发生器52和晶体管图2的系统施加的相同的模块216不会产生消除上述不理想性的相同效果，ΔIB和Voff_OTA的施例中，电流发生器52连接到晶体管MBLIND的漏极端子，并且电流发生器528连接到晶体管根据信号C1和C2向电路216供应由A/D转换器30供应的数字样本的值