CN111640748B 半导体器件及其电接触结构、制造方法 （福建省晋华集成电路有限公司）

CN210778604U,2020.06.16US2010330791A1,2010.US6756262B1,2004.06.29本发明提供了一种半导体器件及其电接触述周边区的第一个接触插塞形成于核心区和周边区的交界处的隔离结构上方并与该隔离结构顶部至少与紧挨该隔离结构的核心区的有源区使得原先在核心区边界最外侧上形成的电学结保证核心区内部中的接触插塞上方的电学结构的一致性以及保证核心区边界上的电学结构的2一衬底，所述衬底具有核心区和周边区以及位于所述核其中，至少最靠近所述周边区的第一个接触插塞，形成所有接触插塞构成倒U形电接触结构或者梳状电接触衬底，所述衬底具有核心区、周边区以及位于所述核心区和如权利要求1~8中任一项所述的半导体器件的电接触结构，所述电接触结构形成于所3提供衬底，所述衬底具有核心区、周边区以及位于所述核心区和所述接触孔贯穿所述层间介质层并暴露出相应的核心个接触孔与其最近邻的形成在所述核心区上方的至少一个接触孔的4件的临界尺寸不断减小，电路图案的密度和/或器件高度也不断增加，受到曝光机台(opticalexposuretoo1)的分辨率极限以及器件密集区和器件稀疏区之间的密度差异效exposuretoo1)的分辨率极限以及器件密集区和器件稀疏区之间的密度差异效应的影响，的动态随机存取存储器等半导体器件中因光学邻近效应以及电路图案的密集/稀疏效应而5余的接触孔贯穿所述层间介质层并暴露出相应的核心[0019]通过将核心区中至少最靠近所述周边区的第一个接触插塞形成于核心区和周边6密度差异，从而在形成核心区中的所有电学结构的光刻工艺和/或蚀刻工艺中能够改善光学邻近效应，减小稀疏/密集负载效应，保证核心区中的接触插塞上方的电学结构的一致量减小第一个接触插塞及其上接的电学结构(该电学结构的面积可以缩很小)对核心区的的所有接触插塞上接的电学结构之间的一致性等方面具有更[0021]图2A～2D是图1C的半导体器件的电学接触结构的一种具体示例的制造方法中的[0022]图3A～3D是图1C的半导体器件的电学接触结构的另一种具体示例的制造方法中[0024]图4B～12是本发明一实施例的半导体器件的制造方法中的沿图4A中的aa9线的剖[0025]以下结合附图和具体实施例对本发明提出的存储器及其形成方法作进一步详细1A，本发明一实施例提供的半导体器件的电接触结构包括:一衬底100和多个接触插塞形成于所述核心区I的核心元件(未图示)的上方，且底部与相应的所述核心元件的有源区xNyxNyxZryNzxNyxNyxNyMoxNy包括金属硅化物，以降低其与有源区101之间的接触电阻。本实施例中，第一个接触插塞103b的底部完全重叠在所述交界处III的隔离结构100a上，且所述第一个接触插塞103b的的底部伸入到所述交界处III的隔离结构100a的内部的深度H1小于其余的所述接触插塞的实施例中，所述交界处III的隔离结构100a上的第一个接触插塞103b整体上重叠在该隔7虚拟结构保证核心区I内的各个接触插塞103a上接最靠近所述周边区II的第一个接触插塞103b形成于所述交界处III的隔离结构100a和核心区I中紧挨所述交界处III的隔离结构100a的有源区101的上方，且底部的一部分与所述交界处III的隔离结构100a接触和重叠，底部的另一部分与核心区I中紧挨所述交界处III的隔离结构100a的有源区101接触和重叠。本实施例中的第一个接触插塞103b与图1A所示的所述交界处III的隔离结构100a上一直横向延伸到紧挨所述交界处III的隔离结构100a的核心区I的有源区101上，且所述第一个接触插塞103b的底部可以伸入到所述交界处III的所述交界处III的隔离结构100a的内部的深度H1小于其余的所述接触插塞103a(即核心区I离结构100a上方的第一个接触插塞103b的一部分底部与该交界处III的隔离结构100a重I中的所有电学结构的光刻工艺和/或蚀刻工艺中能够改善光学邻近效应，减小稀疏/密集最靠近所述周边区II的第一个接触插塞103b形成于所述交界处III的隔离结构100a上方，8的第一个接触插塞103b的顶部与紧挨所述交界处III的隔离结构100a的核心区I的有源区离结构100a上方的第一个接触插塞103b和其他至少一个接触插塞103a的顶部相联在一起述电学结构的尺寸增大，避免该交界处III的组合接触结构上接的电学结构出现异常或坍103a构成倒U形电接触结构或者梳状电接触述交界处III的隔离结构100a的内部的深度H1小于其余的所述接触插塞103a(即核心区I内的接触插塞103a)的底部伸入到相应的有源区101内的深[0031]请结合图1A～1C和图12，本实施例中，半导体器件为动态随机存取存储器存储晶体管，所述电接触结构为存储节点接触部，上接电容器(即存储节点，storage交界处III的所有接触插塞中最靠近周边区II的第一个接触插塞103b上接一个电容器(如各个接触插塞103a上方的电容器的一致性，防止出现核心区I内一些位置的接触插塞上方的电容器出现异常或核心区I边界最外侧的接触插塞上方的电容器出现坍塌的问题。例如[0032]此外，当第一个接触插塞的顶部不与核心区中的其他的9BL形成在核心区I的核心元件的上方并与所述字线WL垂直。当核心区I和交界处III的所有接触插塞103b形成于所述交界处III的隔离结构100a和核心区I中紧挨所述交界处III的隔离结构100a的有源区101的上方，且所述第一个接触插塞103b的底部的一部分与所述交界中紧挨所述交界处III的隔离结构100a的有源区101接触和重叠，且所述第一个接触插塞区I和交界处III的所有接触插塞中最靠近周边区II的第一个接触插塞103b采用图1C所示部至少与核心区I中紧挨所述交界处III的隔离结构100a的有源区101的上方的一个接触插塞103a的顶部相联在一起，所述顶部相联一起的所有接触插塞构成倒U形电接触结构或者梳状电接触结构，且倒U形电接触结构或者梳状电接触结构可以与核心区I最边界(即核心区I边界最外侧)上的所述字线WL(即核心区I中最靠近交界处的字线)接触并与所述位线BL[0034]图2A～图2D是示出图1C所示的半导体器件的电接触结构的一种制造方法中的器维平面上界定出了周边区II中的各个外围元件所对应BN(氮化棚)或其任何组合。可以使用等离子体增强型CVD(PECVD)、高密度等离子体CVD接触孔102a位于在核心区I中并暴露出核心区I中的相应核心元件的有源区101，每个接触105可以由旋涂硬掩模(SOH)层或非晶碳层ACL)形成，这样可以使得能够用牺牲层105填充上形成第二掩模图案106，第二掩模图案106定义出用于将交界处III相应的接触孔102b和少暴露出交界处III的一个接触孔102b和紧挨交界处III的核心区I的最外侧的一个接触孔[0041]请参考图2D，可以在接触孔102a～102c和沟槽102d中形成阻挡金属层(未图示)，阻挡金属层能够减少或防止设置在接触孔和沟槽中的金属材料扩散到层间介质层102中。形成。然后，在各个接触孔102a～102c和沟槽102d中填充金属层，以形成接触插塞103a、中最靠近周边区II的第一个接触插塞，且其顶部与最近邻的核心区I中的至少一个接触插[0043]图3A～图3D是示出图1C所示的半导体器件的电接触结构的另一种制造方法中的100a界定出了核心区I中的各个核心元接触孔102a位于在核心区I中并暴露出核心区I的相应核心元件的有源区101，接触孔102b属层(未图示)于各个接触孔102a～102c中，并进一步采用化学机械抛光(CMP)工艺对沉积交界处III的第一个接触插塞103b的底部伸入到所述交界处III的隔离结构100a的内部且度为H2，所述接触插塞103c的底部伸入到周边区II中相应的有源区101内部且伸入深度为出用于将交界处III的第一个接触插塞103b和最近邻的核心区I中的至少一个接触插塞心区I的沟槽107a暴露出相应的接触插塞103a的顶部，周边区II中的沟槽107c暴露出相应第二掩模图案108，并在沟槽107a～107c中依次形成阻挡金属层(未图示)和金属层(未图相应的接触插塞103a的顶部电接触，接触垫109b形成在所述交界处III的接触插塞103b的一对应地与相应的接触插塞103a的顶部电接触，以使得交界处III中所述顶部相联一起的所有接触插塞构成倒U形电接触结构或者梳状电接触联在一起的接触插塞和独立的接触插塞)均分两段高度来制作，由此可以降低每段高度对应的刻蚀工艺和填充工艺所对应的接触孔或沟槽的深宽比，保证形成的电接触结构的性[0050]需要说明的是，本发明的技术方案并不仅仅限定于上述的电接触结构的形成方的接触插塞，然后在层间介质层102和独立的接触插塞上形成图2B中的第二掩膜图案108，壁及其最近邻的核心区I中的至少一个接触插塞103a的顶部侧壁的沟槽102d，之后在沟槽4B～图12是本发明一实施例的半导体器件的制造方法中沿图4A中的aa9线的器件结构剖面离结构301a还界定出了核心区I中的各个核心元件所对应的有源区AA1以及周边区II中的型的掺质，来形成源区和漏区(统一定义为S/D1)，埋入式字线WL两旁的AA1中的一者位于[0056]然后，在核心区I的用作漏区的S/D1上形成多个位线接触插塞(bitline蚀一个有源区AA1中形成的相邻两条WL之间的S/D1来形成凹槽，之后在凹槽中形成金属硅化物的方法来形成。多条位线BL相互平行且沿着垂直于埋入式字线WL的第三方向(即列方位线BL之间的空间并将各位线BL与栅极结构G1及其侧墙304掩埋在内，然后通过化学机械研磨等工艺对层间介质层400进行平坦化，形成整体上具有平坦的顶表面的层间介质层[0060]接着，请参照图4，通过光刻工艺，在层间介质层400上形成第一掩模图案(未图中并暴露出核心区中的相应核心元件的用作源区的S/D1的顶面并伸入到相应的用作源区[0062]接着，请继续参考图6，可以在层间介质层400和牺牲层501上形成第二掩模图案(未图示)，第二掩模图案定义出用于将交界处III相应的接触孔401b的顶部和与其最近邻蚀交界处III处的层间介质层400，以形成将交界处III相应的第一个接触孔401b的顶部相接触结构501b由交界处III中的第一个接触插塞和其最近邻的至少一个接触插塞501a(即核心区I最靠近交界处III中的至少一个接触插塞501a)的顶部相联在一起形成，作为核心倒U形电接触结构或者梳状电接触结构，其最靠近核心区I的一侧还可以与核心区I边界最外侧的一个有源区AA1中的一条所述字线WL接触。接触插塞501d作为周边区II的栅极结构于对后续形成的下电极层进行底部支撑，另一方面还用于隔离衬底300的内部元件与上方间支撑层601和顶层支撑层602的材质包含但不限于氮化硅，第一牺牲层611、第二牺牲层周边区II及核心区I边缘区域上的所述支撑层及牺牲层，并在核心区I中形成多个电容孔界和交界处III上的电容孔700b的制作提供足够的工艺余量，且使得电容孔700b的宽度较中的电路图案的密度差异，从而在执行电容孔的光刻工艺和/或蚀刻工艺时能够改善光学用光刻胶等图形化保护层(未图示)将周边区II保护起来，并暴露出核心区I中的顶层支撑工艺形成一电极材料层于所述图形化保护层以及核心区I的暴露表面上，所述电极材料层极材料层中位于所述顶层支撑层602上方的部分，从而使剩余的电极材料层仅形成在所述700b暴露出来，从而使得所形成的下电极层701的筒状结构的底部能够与所述接触插塞下电极层701的多个筒状结构的顶部外围，所述中间支撑层601位于所述下电极层701的多个筒状结构的中间部位，底层支撑层600位于所述下电极层701的多个筒状结构的底部外口同时与多个所述电容孔700a和/或700b交叠；一个所述第二开口仅与一个所述电容孔700a或700b交叠，或者一个所述第二开口同时与多个所述电容孔700a和/或700b交叠。此成。所述上电极层703在对应所述筒状结构的内部和所述筒状结构的外部均能够与所述电次延伸覆盖在所述周边区II上保留的底层支撑层60[0072]请参考图12所示，可以先采用化学气相沉积工艺在所述上电极层703表面形成一述上电极填充层704的材质包括未掺杂或者硼掺杂的多晶硅。由此完成了电容器阵列的制作，即在核心区I中形成了多个电容器705a，在核心区I边界和交界处III上形成电容器[0073]由于电容孔700b的宽度大于电容孔700a的宽度，因此所述电容器