CN111816606B 通孔接触结构、存储器装置及形成半导体结构的方法 （旺宏电子股份有限公司）

号US2014021632A1,2014.介电层于前驱衬底上，第一穿孔贯穿第一介电2形成具有一第一穿孔的一第一介电层于一前驱衬底上，该第一穿孔贯穿该第一介电形成具有一第二穿孔的一第二介电层于该第一介电层上方，该第二穿孔形成具有一第二接触孔的一层间介电层于该第二介电层上方，该第二接形成一势垒层内衬于该第一穿孔的一侧壁、该第二穿孔的一侧壁及该2.根据权利要求1所述的方法，其中该势垒层从该第一穿孔的该侧壁连续地延伸至该3.根据权利要求1所述的方法，其中该势垒层在沿着该第一及该第二穿孔的一高度方4.根据权利要求1所述的方法，其中该前驱衬底包含一存储器阵列区以及邻近该存储5.根据权利要求1所述的方法，其中形成具有该第二穿孔的该第二介电层于该第一介7.根据权利要求4所述的方法，其中形成具有一第二接触孔的一层间介电层于该第二3一势垒层，连续性地由该第一孔的一侧壁通过该悬伸部延伸一叠层结构位于该存储器阵列区中，该叠层结构包含彼此交互4集成电路，并且每一世代的集成电路都比上一世代的集成电路具有更小和更复杂的电路。术优势便是提供一种解决方案来形成具有高深宽比的势垒层以及导电栓塞。半导体基材包含存储器阵列区以及邻近存储器阵列区的周边电路。5[0007]图2-13绘示根据本发明各种实施方式的形成半导体结构的方法在不同工艺阶段[0012]图17-24绘示根据本发明一比较例的形成半导体结构的方法在不同工艺阶段的剖67处于其他定向本文所使用的空间相对性描述词汇亦应做类似的解读。[0077]图1绘示根据本发明各种实施方式的形成半导体结构的方法10的流程图。方法10含栅极103G和源极/漏极区103S/D。栅极103G上可选选择性地具有硅化金属特征结构106。8列区100a与周边电路区100b分隔开。在一些实施例中，至少一个隔离结构108形成在HV[0080]图3及图4绘示本发明某些实施方式中实现步骤12所述的形成具有第一穿孔的第例，介电材料层110a覆盖存储器阵列区100a和周边电路区100b。介电材料层110a可以通过可包含例如氧化硅或适合的低介电系数材料。低介电系数材料的示例包含氟化硅玻璃特征结构104及/或硅化金属特征结构106接触牺牲材料114。在形成多个第一穿孔111的实[0083]方法10进行到图1的步骤16，在第一介电层上方形成具有至少一第二穿孔的第二9据储存结构140上方以及周边电路区100b上的介电材料层120a上方。可以使用任何已知的孔122的底部宽度W2小于第一穿孔111的顶部宽度W1。在某些实施例中，第一和第二穿孔孔111及多个第二穿孔122，但本发明并不限于多个第一穿孔及多个第二穿孔122。举例而[0089]虽然前文及图11阐示第二穿孔122是在形成叠层结构130、数据储存结构140和层在步骤12及步骤14之后才形成，但是可以在步骤12之前就形成叠层结构130及数据储存结130和数据储存结构140的顶部的位准，但是HVpMOS102及LVnMOS[0092]方法10进行到图1的步骤20，形成势垒层内衬于第一穿孔的侧壁及第二穿孔的侧体而言，势垒层160在沿着第一和第二穿孔111、122的高度方向上的剖面中具有一锯齿轮[0093]方法10进行到图1的步骤22，形成导电材料于第一和第二穿孔内。请继续参照图合用以形成高深宽比的接触孔，例如深宽比大于30或更大，特别是势垒层160从第一穿孔牲材料114形成在硅化金属特征结构上的第一穿孔111中，在后续形成数据储存结构140的[0097]根据某些实施方式，第一导电结构210配置在半导体基材240的导电特征结构242及/或剖面面积大于底部214的宽度及/或剖面面积。第一导电结构210具有一长轴方向D2，分212a并未被第二导电结构220的底部222占据。在某些实施例中，第一及第二导电结构[0102]半导体基材310包含存储器阵列区310a以及连接存储器阵列区310a的周边电路区上可以围绕存储器阵列区310a。半导体基材310还包含位于周边电路区310b上的周边电路示，第二孔322具有底部宽度W2及底面积322B，底部宽度W2及底面积322B分别小于第一孔填满第一孔321及第二孔322剩余空间。虽然图15、图16A及图16B绘示第一孔321及第二孔塞340之间。在某些实施方式中，除了导电栓塞340的顶部之外，势垒层330包覆导电栓塞塞340连接晶体管314的栅极314G，而某些导电栓塞340连接晶体管314的的源极/漏极区[0106]在某些实施方式中，存储器装置300还包含位于存储器阵列区310a上的叠层结构[0107]在某些实施方式中，存储器装置300还包含位于存储器阵列区310a上的多个数据孔382连接介电层320中对应的一个第二孔322，因此导电栓塞340也填充在第二接触孔382[0109]图17-24绘示根据本发明一比较例的形成半导体结构的方法的剖面示意图。本发明所属技术领域的通常知识者在比较图17-24绘示的方法与本发明的实施方式之后，可更[0110]在图17中，形成第一介电层410于前驱衬底400上。前驱衬底400包含半导体基材401，半导体基材401具有存储器阵列区400a和邻近存储器阵列区400a的周边电路区400b。极402G和源极/漏极区402S/D。类似地所形成的第一介电层410具有多个第一穿孔411穿第二介电层440。第二接触孔472对准第二穿孔442并与之连通，从而露出第一导电栓塞[0117]在图24中，形成第二势垒层480内衬在第一和第二接触孔471、472以及第二穿孔图19绘示的第二介电层440之前，必须进行额外的一次刻蚀工艺来更换顶部430a上的氧化