CN111916397B 一种半导体器件制备方法以及半导体器件 （福建省晋华集成电路有限公司）

CN212695137U,2021.03.12CN219066823U,2023.05.23US2011169061A1,2011.07.14本发明公开了一种半导体器件制备方法以在叠层结构中第二介电层的上表面沉积第一绝电流泄漏，从而极大的提高了半导体器件的性2在基底上形成叠层结构，其中，所述叠层结构在所述中间区域形成环绕所述单元阵列区外围的在所述第二介电层的上表面沉积第一绝缘材料形成第二支槽的底表面和侧壁沉积第二绝缘材料形成保护环结构；所述保护环结构包括多个保护环，基于所述第一刻蚀窗口对所述中间区域的第一介电层、第一支撑基于所述第二刻蚀窗口对所述中间区域进行刻蚀，形成环形成环绕所述单元阵列区外围的多个第二保护环沟槽，其中多个所述在所述第二介电层的上表面以及所述保护环沟槽的底表面和侧壁同步沉积所述第一6.根据权利要求1至5中任一项所述的方法，其特图案化所述掩模层，以显露出位于所述单元阵列区中的至少部分第二支撑层的上表3蚀刻所述第一介电层、第二介电层、所述显露出的第二支撑层及位结构包括多个子支撑层以及位于相邻所述子支基底，所述基底包括单元阵列区、外围电路区以所述多个保护环沿着垂直于所述基底的方向延伸，其中，至少一所述第一支撑结构和所述第二支撑层，其中，所述第一支撑结构和环结构以及位于所述外围电路区中所述第二支撑层的至少45槽的底表面和侧壁沉积第二绝缘材料形成保6[0021]在所述第二介电层的上表面以及所述保护环沟槽的底表面和侧壁同步沉积所述支撑结构包括多个子支撑层以及位于相邻所述子支7[0048]与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效[0049]应用本发明的半导体器件制备方法以及半导体器件，通过在基底上形成叠层结[0053]图3(1)示出了本发明实施例提供的在中间区域形成环绕单元阵列区外围的保护8[0056]图6至图12示出了本发明实施例提供的在单元阵列区形成电容结构各个执行步骤9[0071]在本发明实施例中，第一介电层11或第二介电层13可以包括硼磷硅酸盐玻璃[0072]第一支撑结构12可以选择与第一介电层11和第二介电层13材料不同且能够选择[0078]步骤S1042：以图案化后的第二支撑层18为掩模，刻蚀单元阵列区的第一介电层[0092]上电极22除了随形覆盖电容介电层21还可以填充设置有支撑结构的相邻下电极沉积氧化层24时可以同时在位于单元阵列区的金属层23上和位于外围电路区的第二支撑[0098]本发明提供的实施例二可以基于实施例一示出的半导体器件制备方法进一步实[0110]在步骤S204中，形成环绕单元阵列区外围的至少一个第一保护环沟槽161的俯视深度不形同。通过设置至少一个第一保护环沟槽161和与其深度不相同的第二保护环沟槽[0112]以上为本发明另一实施例提供半导体器件制备方法，通外围电路区之间的中间区域形成至少一个第一保护环沟槽161和与其深度不相同的第二保[0115]参见图12所示，图12示出了本发明实施例提供的半导体层11、第一支撑结构12、第二介电层13、第二支撑层18和氧化层24组成的ONONO结构。该发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，