CN111916557B 存储器元件、可编程金属化单元及其制造方法 （台湾积体电路制造股份有限公司）

US2017338279A1,2017.11.23法2底部电极，包括中心底部电极区及外围底部电极区，所述数据储存层，上覆在所述底部电极上，其中所述底部电极的上表2.根据权利要求1所述的存储器元件，其中所述顶部电极的宽度从所述顶部电极的底3.根据权利要求1所述的存储器元件，其中所述数据储存层包括位于所述中心底部电4.根据权利要求1所述的存储器元件，其中所述底部电极沿所述数据储存层的侧壁及所述数据储存层的底表面连续延伸且直接接触所述数据储存层的所述侧壁及所述数据储5.根据权利要求1所述的存储器元件，其中所述顶部电极包括上覆在底部层上的上部6.根据权利要求5所述的存储器元件，其中所述第一材料是氮化钛且所述第二材料是介电段，设置在所述顶部电极之上，其中所述顶部电极托住导通孔，上覆在所述顶部电极上，其中所述导通孔的底表面在垂底部介电层，上覆在导电线上，其中所述底部介电层的最电线，其中所述底部电极的最底表面设置在低于所述底部介电层的所述最底表面的高度312.根据权利要求11所述的可编程金属化单元，其中所述介电段包含与所述底部介电将所述底部介电层图案化以在所述导电线上方形成开口，其中所述在所述导电线之上及所述开口内形成存储层堆叠，其中所述存储对所述存储层堆叠执行平坦化工艺，以使所述顶部电极的顶表面与所述其中所述底部电极的最底表面设置在低于所述底部介电层的所述所述中心区上覆在所述开口上且共形地加衬所述开口，以使所述存储层堆叠包括外侧区，17.根据权利要求15所述的制造存储器元件的方法，其中所述图案化包括执行刻蚀工18.根据权利要求15所述的制造存储器元件的方法，其中所述图案化移除所述导电线底部电极，上覆在所述导电线上，其中所述底部电极设置在所述4其中所述底部电极的最底表面在远离所述数据储存层的方向上与所述底部介电层的20.根据权利要求19所述的可编程金属化单元，其中所述顶部电极包括第一材料且所导通孔，上覆在所述导电障壁层上，其中所述22.根据权利要求19所述的可编程金属化单元，其中所述顶部电极的所述顶表面与所23.根据权利要求19所述的可编程金属化单元，其中所述底部电极的底表面在垂直方5[0002]许多现代电子装置包含电子存储器。电子存储器可为易失性存储器(volatile化单元(programmablemetallizationcell，PMC)随机存取存储器(randomaccess解存储器(electrolyticmemory))因优于当前电子存储器的优点而作为下一代非易失性储器(dynamicrandom-accessmemory，DRAM)及静态随机存取存储器(staticrandom-所述开口具有弯曲的侧壁以使所述开口的宽度从所述底部介电层的底表面到所述底部介所述顶部电极的顶表面与所述底部电极的顶6[0008]图2A到图2B以及图3A到图3B示出图1所示存储器元件的各种替代实施例的剖视[0011]图6到图11示出形成包括可编程金属化单元的存储器元件的方法的一些实施例的构件或特征的关系。除图中所绘示的取向外，所述空间相对性用语旨在囊括元件在使用或操作中的不同取向。设备可被另外取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地作出解释。顶部电极及底部电极两端施加置位电压(setvoltage)时，在数据储存层内形成导电桥包括设置在顶部电极层与底部电极层之间的数据储存层。在顶部电极层之上形成硬掩模顶部电极和/或底部电极层的材料进行刻蚀并将所述材料重布线(redistribute)到数据储7[0017]在本公开的一些实施例中，为不使材料从顶部电极和/或底部电极层再沉积到存电极和/或底部电极与数据储存层之间的界面处的剥离。这部分地提高可编程金属化单元[0019]存储单元116包括底部电极108及顶部电极112，其中在顶部电极112与底部电极116设置在底部介电层106内，以使存储单元116的顶表面与底部介电层106的顶表面对齐，中在ILD层102内设置有底部导电线104。底部导电线104将底部电极108电耦合到下伏的金[0021]底部电极108包括中心底部电极区108c及外围底部电极区108p，外围底部电极区[0022]在一些实施例中，底部介电层106具有一对侧壁106s1、106s2，所述一对侧壁8弯曲段上的倾斜段。底部电极108位于数据储存层110的底表面及外侧壁之下并托住(cup)数据储存层110的底表面及外侧壁。数据储存层110位于顶部电极112的底表面及外侧壁之下并托住顶部电极112的底表面及外侧壁。底部电极108的顶表面、数据储存层110的顶表在对齐的层和/或结构的表面和/或部分中可的剖视图相关联的任何长度和/或宽度分别对应于圆形的直径或者在椭圆形的主轴上的两[0024]在一些实施例中，顶部电极112的内侧壁112sw具有上覆在弯曲段112cs上的倾斜[0025]在操作期间，存储单元116依赖于氧化还原反应(redoxreaction)以在顶部电极112与底部电极108之间、在数据储存层110的导电桥区114中形成导电桥以及溶解(dissolve)导电桥。在顶部电极112与底部电极108之间在导电桥区114中存在导电桥会生极112与底部电极108之间施加适当的偏压以在导电桥区114中生成或溶解导电桥，可使存储单元116在高电阻状态与低电阻状态之(electrochemicallyinert)，而另一者是电化学活性的(electrochemicallyactive)以(composition)可相对于上述者翻转，以使顶部电极112是电化学活性的且底部电极108是(例如，氮化钛层)且将导通孔和/或导电线直接设置在电化学惰性层或电化学活性层(例9分地引起顶部电极112与底部电极108之间的短路和/或引起上覆导通孔和/或导电线(例元116的制作期间会减轻导电材料从顶部电极112和/或底部电极108到数据储存层110的再[0029]尽管图1将存储单元116阐述为可编程金属化单元(PMC)随机存取存储器(RAM)单存取存储器(resistiverandom-accessmemory，RRAM)单元、磁阻式随机存取存储器[0031]存储器元件200a包括上覆在存储单元116上的顶部介电层204。存储单元116包括上覆在顶部电极112上的导电障壁层202以及设置在顶部电极112与底部电极108之间的数112迁移到底部电极108(和/或迁移到上覆的金属层)，从而减轻顶部电极112与底部电极底部电极108的底表面与底部导电线104的顶表面对[0032]在一些实施例中，底部介电层106可为一个或多个介电层且可例如为或可包含厚部ILD结构120包括一个或多个介电层且可例如为或可包含厚度处于约1250埃到2800埃的的剖视图，其中顶部电极112的顶表面及底部电极108的顶表面凹入成低于数据储存层110低于底部电极108的顶表面，或者底部电极108的顶表面低于顶部电极112的顶表面(未示的剖视图，其中数据储存层110的顶表面凹入成低于顶部电极112的顶表面以及底部电极电极112的顶表面到数据储存层110的顶表面延伸达[0037]参照图3B，提供根据图3A所示存储器元件300a的一些替代实施例的存储器元件300b的剖视图，其中顶部电极112的上段及底部电极108的上段通过填充介电层302在横向实施例中，填充介电层302从顶部电极112的顶表面到数据储存层110的顶表面延伸达距离d3及第二存储单元116b分别作为所示出及所阐述的图1所示体上硅(silicon-on-insulator，SOI)衬底。所示出的实施例绘示一个或多个浅沟槽隔离层110的顶表面及底部电极108的顶表面到彼此。内连线结构404包括以交替方式彼此层叠的多个金属间介电(inter-metal由低介电常数介电层或氧化物(例如二氧化硅)制成。金属化层432、434、436包括金属线[0042]被配置成存储相应的数据状态的第一存储单元116a及第二存储单元116b排列在相邻的金属层之间的内连线结构404内。第一存储单元116a及第二存储单元116b分别包括第二存储单元116b分别排列在金属线(图4所示440)之上，且具有与导通孔122直接电连接[0045]图6到图11示出根据本公开的形成包括可编程金属化单元的存储器元件的方法的然而应理解图6到图11所示结构并非仅限于所述方法，而是确切来说可单独地独立于所述为或可包含被形成为厚度处于约300埃到1000埃的范围内的氮化硅、碳化硅等。在介电膜所示606b)内的介电膜(图6所示602)暴露到一种或多种刻蚀剂，且接着执行移除工艺以移刻蚀工艺可包括利用第一刻蚀剂(例如，二氟甲烷(例如，CH2F2、CHF3)和/或全氟环丁烷(C4F8))进行的干式刻蚀工艺以及紧接着的利用与第一刻蚀剂不同的第二刻蚀剂进行的毯的上表面低于底部介电层106的底表面达处于近似1埃到130埃(未示出)的[0048]在一些实施例中，通过刻蚀工艺，底部介电层106具有一对相对的侧壁106s1、电层106的边缘直接接触底部导电线104)到第二点706(其中第二点706低于底部介电层106的中点且高于第一点704达非零距离)界定。在另一些实施例中，在从第一点704到第二点倾斜的侧壁段106ss从第二点706到第三点708界定(在底部介电层106的顶表面的边缘处界[0050]在一些实施例中，底部电极层802可例如为或可包含被形成为厚度处于近似75埃些实施例中，顶部电极层806可例如为或可包含被形成为厚度处于近似100埃到600埃的范例中，缓冲层814可例如为或可包含被形成为厚度处于近似1000埃到3000埃的范围内的氧[0051]如图9的剖视图900所示，执行平坦化工艺，直到到达底部介电层106的顶表面为数据储存层110、顶部电极112、导电障壁层202及介电段902。存储单元116包括底部电极中，清洁工艺可移除在顶部电极112及底部电极108以及数据储存层110之上延伸的导电材[0052]在一些实施例中，在执行平坦化工艺和/或清洁工艺之后，执行回刻蚀工艺4)和/或氢气(H2)刻蚀剂)进行，所述干式刻蚀被配置成移除顶部电极112、导电障壁层例中，顶部介电膜1002可例如为或可包含被形成为厚度处于近似300埃到1500埃的范围内[0054]如图11的剖视图1100所示，在顶部介电膜1002之上形成上部层间介电(ILD)结构介电层。在另一些实施例中，上部ILD结构120可例如为或可包含被形成为厚度处于近似[0056]图12示出根据一些实施例的形成存储器元件的方法1200。尽管方法1200被示出桥区包括导电桥，所述导电桥将所述底部电极耦合到所述顶部电极以实现第一数据状态。[0066]在一些实施例中，所述顶部电极是U形的且所述数据储存层的上表面沿所述顶部底部电极的最底部表面凹入成低于所述导电线的所述开口具有弯曲的侧壁以使所述开口的宽度从所述底部介电层的底表面到所述底部介所述顶部电极的顶表面与所述底部电极的顶艺及结构