CN112086423B 半导体结构及其制造方法 （台湾积体电路制造股份有限公司）

US2014042613A1,2014.02.13US2014070832A1,2014.2焊盘，设置在所述内连结构之上且电连接到所述内连结构，其中所接合结构，设置在所述保护层之上，其中所述接合结构包括接合钝化层，设置在所述焊盘与所述内连结构之间以及所述接合结构与所述内连结构之所述保护层及所述钝化层以电连接到所述内连其中所述保护层延伸覆盖所述焊盘的侧壁以及所3.根据权利要求1所述的半导体结构，其中所述第二接合金属层的高度大于所述第一4.根据权利要求1所述的半导体结构，其中所述第一接合金属层着陆在所述焊盘之上顶盖层，设置在所述焊盘的所述顶表面与所述保护钝化层，设置在所述焊盘与所述内连结构之间以及所述接合结构与所述内连结构之保护层，设置在所述焊盘之上，其中所述焊盘的顶表接合结构，设置在所述保护层之上，其中所述接合结构包括接合所述接合介电层至少包括覆盖所述焊盘且直接接触所述探针标记的第一接合介电材顶盖层，设置在所述保护层的顶表面之上，其中所述探3钝化层，设置在所述焊盘与所述内连结构之间以及所述接合结构与所述内连结构之13.根据权利要求11所述的半导体结构，其中所述接合结构包括设置在所述焊盘旁边14.根据权利要求13所述的半导体结构，其中所述第二接合金属层的高度大于所述第在所述保护层之上形成接合结构，其中所述形成所述接合结16.根据权利要求15所述的制造半导体结构的方法，其中所述形成所述接合结构还包17.根据权利要求16所述的制造半导体结构的方法，其中所述第二接合金属层的高度18.根据权利要求15所述的制造半导体结构的方法，其中所述探针标记从所述保护层在执行所述电路探针测试之前在所述保护层之上形成顶盖层，述顶盖层的顶表面凹陷到所述焊盘的所述顶4持续提高，半导体行业已经历快速成长。集成密度的这种提高大多归因于最小特征尺寸[0003]与先前的封装体相比，这些较小的电子组件也需要利用较小面积的较小的封装体。半导体封装体的一些类型包括四面扁平封装(quadflatpack，QFP)、针栅阵列(pin电路(threedimensionalintegratedcircuit，3DIC)、晶圆级封装体(waferlevel表面具有探针标记且探针标记具有凹表面。保护层共形地覆盖焊盘的顶表面及探针标记。[0006]本发明实施例提供一种制造半导体结构的方法包括：在衬底5[0015]以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实而不是自身表示所论述的各种实施例和/或配置之间在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向器件进行验证测试。所述测试结构可例如包括在重布线层中或在衬底上形成的测试焊盘[0020]在一些实施例中，半导体衬底102可包含硅或其他半导体材料。作为另外一种选6半导体(N-typemetal-oxidesemiconductor，NMOS)器件和/或P型金属氧化物半导体(P-内连在一起以执行一种或多种功能。在半导体衬底102之上还可形成其他器件，例如电容缘材料106包含氧化硅、氮化硅、氮氧化硅、原硅酸四乙酯(tetraethylorthosilicate，TEOS)氧化物、未经掺杂的硅酸盐玻璃或经掺杂的硅氧化物(例如，硼磷硅酸盐玻璃底部金属线。通孔形成在两条金属线之间，且连接所述两条金属线。金属特征108可由钨108与绝缘材料106之间形成障壁层(图中未示出)以防止金属特征108的材料迁移到或扩散到器件层103。举例来说，障壁层的材料包括钽、氮化钽、钛、氮化钛、钴钨(cobalt-7电材料112及插塞111可通过以下步骤形成：对钝化层110进行图案化以形成多个开口到达金属特征108；通过合适的工艺(例如电化学镀敷工艺、CVD、原子层沉积(atomiclayer具有50nm到100nm的厚度。在另一实施例中，顶盖材料114被称为抗反射涂布(anti-行第一刻蚀工艺以移除部分顶盖材料114及部分导电材料112，从而暴露出钝化材料110b。留物123可为第二刻蚀工艺期间的化学残留物。因此，残留物123可来自顶盖层124及焊盘8芯是否是良好管芯。在一些实施例中，CP测试也被称为晶圆验收测试(waferacceptance以及1000nm到50000nm的宽度W1。在一些替代实施例中，宽度W1对深度D1的比率是0.5到1000。在本文中，深度D1是探针标记127的最顶点(或顶表面122t)与最底点之间的垂直距形地覆盖且直接接触焊盘122的顶表面122t及侧壁122s、探针标记127以及钝化层110的顶位于探针标记127正上方的保护层125的顶表面的最低点与焊盘122的顶表面122t可处于同[0032]在另一实施例中，保护层125被称为抗反射涂布(ARC)层，保护层125可包含有机9[0035]在图1E中，在阻挡层130b之上形成另一种接合介电材料130c(或称为第二接合介[0036]在形成包括接合介电材料130a及130c以及位于接合介电材料130a与接合介电材所示，通孔插塞134穿透过接合介电材料130a及保护层125以着陆在焊盘122上并接触焊盘122。金属特征136穿透过接合介电材料130c及阻挡层130b以连接到通孔插塞134。换句话说，金属特征136通过通孔插塞134电连接到焊盘122。接合金属层132通过焊盘122及插塞接合金属层132可作为着陆在焊盘122上的阵列排列。光刻工艺及刻蚀工艺对接合介电材料130c及阻挡层130b进行图案化，以在接合介电材料的刻蚀工艺，对接合介电材料130a进行图案化，且接着对保护层125进行刻蚀以在保护层骤来移除接合介电材料130a及保护层125。在另一实施例中，刻蚀工艺可包括干法刻蚀工料层及障壁材料层填充到沟槽137以及通孔口133中。接着通过平坦化工艺(例如CMP工艺)[0040]在一些其他实施例中，接合金属层132按照以下步骤(被称为通孔口优先工艺)形案化以形成通孔口133。在这种情形中，保护层125被称为用于形成通孔口133的刻蚀停止用具有通孔口图案的阻挡层130b作为硬掩模对接合介电材料130a及保护层125进行刻蚀，以使通孔口133形成在接合介电材料130a及保护层125中且与沟槽137自对齐。在这种情形化工艺。料130a相同的图案且阻挡层130b与接合介电材料130a二者均具有如虚线所示的通孔口可被称为用于CP测试的测试焊盘，而焊盘122的另一部分(不具有探针标记127的部分焊盘属特征208b。金属特征246穿透过接合介电材料130c及阻挡层130b以连接到通孔插塞244。也就是说，第二接合金属层242电连接或实体连接到顶部金属特征208b(或内连结构204)。特征238设置在接合介电材料230c及阻挡层230b中且被接合介电材料230c暴露出。在本文[0050]在一些实施例中，虚设金属特征238与金属特征236及246处于实质上相同的水平[0051]在一些实施例中，第一接合金属层232及第二接合金属层242可包含铜、铜合金、属层232、第二接合金属层242及虚设金属特征238可在通孔口优先工艺及自对齐工艺中同说，第二管芯201’与第二管芯201通过第二接合结构235’及第二接合结构235面对面地且半导体结构200的第二管芯201被称为通过混合接合将第二接合结构235’与第二接合结构235接合在一起以形成混合接合结构结构35包括通过金属对金属接合而接合在一起的虚设金属特征238、通过金属对金属接合而接合在一起的第一接合金属层232、通过金属对金属接合而接合在一起的第二接合金属且探针标记327可为从顶盖层124的顶表面124t凹进或凹陷到焊盘122中的凹槽。在一些实记327正上方的保护层125的顶表面的最低点可低于顶盖层124的顶表面124t。在其他实施例中，位于探针标记327正上方的保护层125的顶表面的最低点与顶盖层124的顶表面可处[0062]在另一实施例中，保护层125被称为抗反射涂布(ARC)层，保护层125可包含有机成第一接合结构135，从而形成半导体结构300。第一接合结构135包括形成在接合介电层在于结构4019包括设置在导电材料112与顶盖材料114之间的保护材料115。在一些实施例护材料115与顶盖材料114可具有不同体来说，探针128可穿透顶盖层124及保护层125以电耦合到焊盘122来进行晶圆或管芯测中，探针标记427可具有100nm到2000nm的深度D3以及1000nm到50000nm的宽度W3。在本文中，深度D3是最顶点(或顶盖层124的顶表面124t)与探针标记427的最底点之间的垂直距从而形成半导体结构400。第一接合结构135包括形成在接合介电层130中的接合金属层一些实施例中，探针标记527可具有50nm到2000nm的深度D4以及1000nm到50000nm的宽度体结构200之间的差异在于图6所示第一区R1中的结构被图3D所示结构300取代。在这种情穿透过接合介电层230、保护层225及钝化层210以着陆在顶部金属特征208b上并接触顶部金属特征208b。虚设金属特征238设置在接合介电材料230c及阻挡层230b中且被接合介电接合金属层着陆在焊盘上且第二接合金属层同时着陆在顶部金属特征上。在这种情形中，形地覆盖所述焊盘的所述顶表面及所述探针标记。所述接合结构设置在所述保护层之上。第二接合金属层穿透所述接合介电层、所述保护层及所述钝化层以电连接到所述内连结合介电材料之上；以及阻挡层设置在所述第一接合介电材料与所述第二接合介电材料之所述内连结构之上形成电连接到所述内连结构的焊盘；对所述焊盘执行电路探针(CP)测工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍