CN111384063A 垂直存储器件及其制造方法 （爱思开海力士有限公司）

本申请提供一种垂直存储器件及其制造方置在衬底上的第一栅电极结构以及在基本上垂直于衬底的第一方向上与第一栅电极结构间隔2设置在所述衬底上的第一栅电极结构以及在实质上垂直于所述衬底的第一方向上与沟道层，其沿所述第一方向延伸并且与所述沟源电极层，其设置在所述第一栅电极结构与所述第二其中，所述铁电层中的每个铁电层的至少一部分设其中，所述铁电层中的每个铁电层的至少一部分界面绝缘层，其设置在所述沟道接触电极层与器件绝缘层，其设置在与所述第一栅电极结构接触的所述沟沟道掺杂区域，其设置在所述沟道层的与所述沟道接触电极层接触的至少一个区域34[0002]本申请要求2018年12月27日提交的申请号为10-2018-0171070的韩国专利申请的[0005]本公开的一个实施例提供了一种能够确保结构可靠性和操作可靠性并且能够随结构以及在实质上垂直于衬底的第一方向上与第一栅电极结构间隔开的第二栅电极结构，5[0015]图8至图15是示意性地示出根据本公开的一个实施例的制造垂直存储器件的方法[0016]图16至图25是示意性地示出根据本公开的一个实施例的制造垂直存储器件的方[0017]图26和图27是示意性地示出根据本公开的一个实施例的制造垂直存储器件的方[0022]参考图1和图2，垂直存储器件1可以包括衬底101和设置在衬底101上方的栅电极[0023]垂直存储器件1可以被设置成使得沟道层130包围设置在衬底101上方的填充绝缘6[0025]基底绝缘层105可以设置在衬底101上。基底绝缘层105可以使沟道接触电极层[0028]在图2中，尽管示出了四个栅电极结构(即，第一栅电极结构至第四栅电极结构出了五个沟道接触电极层(即，第一沟道接触电极层至第五沟道接触电极层150a、150b、道层130与铁电层162之间，使得界面绝缘层161可以用于通过防止沟道层130与铁电层162间的极化写入电压而在铁电层162中产生的剩余极化。信号信息可以以非易失性方式被储7[0033]栅电极层165a、165b、165c和165d可以设置在相应的栅电极结构中的铁电层162以分别构成在图3的电路图中的第一单位存储单元至第四单位存储单元UC1、UC2、UC3和电极层150d和第五沟道接触电极层150e可以关于第四栅电极结构160d分别用作源电极层8[0042]沟道层130可以包括沟道掺杂区域135，所述沟道掺杂区域135被设置在与沟道接沟道接触电极层150e用作漏电极(例如，图3中的D1、D2和D3)时，与第一沟道接触电极层150a、第三沟道接触电极层150c和第五沟道接触电极层150e接触的沟道掺杂区域135可以[0044]参考图1，填充绝缘层140可以被设置为沿着第一方向被管状或管道状的沟道层9[0047]参考图4和图5，垂直存储器件2可以包括衬底101和设置在衬底101上方的第一栅各自具有界面绝缘层261和铁电层262。此外，第一栅电极结构至第四栅电极结构260a、[0049]第一器件绝缘层350可以使第三沟道接触电极层250c与第四沟道接触电极层250d电绝缘，并且第二器件绝缘层360可以使第六沟道接触电极层250f和设置在第六沟道接触和250c的第一存储单元组2a与包括第三栅电极结构260c和第四栅电极结构260d以及第四组2b与在第二存储单元组2b上方的附加存储单元组(未示出)可以通过第二器件绝缘层360[0050]第一器件绝缘层350可以具有与第三沟道接触电极层250c和第四沟道接触电极层缘层240的配置可以与上面参考图1至图3所述的沟道层130和填充绝缘层140的配置基本相储器件3可以包括第一存储单元组3a和第二存[0055]第一器件绝缘层370可以设置在第三沟道接触电极层250c与第四沟道接触电极层接触电极层250f与设置在第六沟道接触电极层250f上方的另一个沟道接触电极层(本文中[0057]图8至图15是示意性地示出根据本公开的一个实施例的制造垂直存储器件的方法缘层105之间形成至少一个或更多个电路图案层和用于使所述电路图案层绝缘的一个或更[0062]在一个实施例中，层叠结构10的最下层(其与基底绝缘层105接触)和层叠结构10[0063]参考图9，沟槽1000可以被形成为穿透层叠结构10以到达衬底101或基底绝缘层成半导体材料层。半导体材料层可以例如通过化学气相沉积方法或原子层沉积方法来形成选择性地暴露沟道层130的第一凹陷1100。在一个实施例中，可以利用第一层间牺牲层[0069]参考图12，可以将掺杂剂注入到沟道层130的由第一凹陷1100选择性暴露的部分注入掺杂剂的方法可以如下进行。将含有预定掺杂剂的掺杂气体提供至第一凹陷1100中，择性地将掺杂剂注入到在最上面的第二层间牺牲层120d上方的沟道层130的一部分中。在地将掺杂剂注入到位于与最上面的第二层间牺牲层120d共面的沟道层130的部分中。执行了刻蚀选择性的湿法刻蚀方法来去除所述半导体层，留下如图12中所示的沟道掺杂区域向)彼此间隔开设置的沟道接触电极层150a、150b、150c、150d和150e。沟道接触电极层氧化硅或氧化铝。界面绝缘层161可以例如通过化学气相沉积方法或原子层沉积方法来形例，铁电层162可以包含钙钛矿结构的铁电材[0075]铁电层162可以例如利用化学气相沉积方法或原子层沉积方法来形成。在一个实[0077]在一个实施例中，在依次形成界面绝缘层161、铁电层162以及栅电极层165a、[0078]图16至图25是示意性地示出根据本公开的一个实施例的制造垂直存储器件的方20a的最下层和第一层叠结构20a的最上层可以分别是第一层间牺牲层210a和210c。这里，通过涂覆方法、化学气相沉积方法和原子层沉积等来形成第一层间牺牲层210a、210b和[0081]可以在第三层间牺牲层310上形成第二层叠结构20b。第二层叠结构20b可以包括牺牲层210d、210e和210f以及第二层间牺牲层220c和220d的配置可以与第一层叠结构20a[0082]可以在第二层叠结构20b上形成另一个第三层间牺牲层320。第三层间牺牲层320充绝缘层240的配置和形成方法可以与上面参考图10所述的填充绝缘层140的配置和形成[0088]参考图20，可以将掺杂剂注入到沟道层230的由第一凹陷2100选择性暴露的部分实施例中，可以利用各向异性回蚀或化学机械抛光来去除形成在第三层间牺牲层320上的露沟道层230的第二凹陷2200。形成第二凹陷2200的方法可以与上面参考图14所述的形成[0092]在一个实施例中，在依次形成界面绝缘层261、铁电层262以及栅电极层265a、[0095]图26和图27是示意性地示出根据本公开的一个实施例的制造垂直存储器件的方以形成第三凹陷2400，在所述第三凹陷2400中第三层间牺牲层310和320以及沟道层230被