CN111430207A 等离子体处理方法和等离子体处理装置 （三星电子株式会社）

提供了等离子体处理方法和等离子体处理包括设定所述斜坡部分的斜率以及设定所述斜2产生具有DC脉冲部分和斜坡部分的非正弦波的电所述斜坡部分与所述电压函数的所述循环的将半导体衬底装载到腔室内的下电极上，所述半导体衬底包括具有开口的光刻胶图产生具有DC脉冲部分和斜坡部分的非正弦波的电3调节所述非正弦波的导通/截止占空比以控制等离子体电源，所述等离子体电源被配置为将等偏置电源，所述偏置电源被配置为响应于偏置功率控控制器，所述控制器被配置为确定所述斜坡部分的斜率控制信号输出到与所确定的非正弦波的所述偏置功率周期内所述斜坡部分与所述偏置功率的所述循环的所述持续时间比被确定为在20％至4述感测部分被配置为检测施加到所述下电极的所述偏置功5[0002]本申请要求于2019年1月10日在韩国知识产权局(KIPO)提交的韩国专利申请使用等离子体蚀刻衬底上的对象层的等离子体处理方法和用于执行该等离子体处理方法的等离子体处理装置。本公开还涉及使用等离子体处理装置和/或等离子体处理方法制造括设定所述斜坡部分的斜率以及设定所述斜坡部分与所述电压函数的循环的持续时间比，6率和所述斜坡部分与所述非正弦波的持续时间比，以在衬底的表面处获得期望/适当的离[0015]图3是示出了由图1中的等离子体处理装置的等离子体电源产生的正弦波功率信[0017]图5是示出了由图1中的等离子体处理装置的偏置电源产生的非正弦波功率信号[0019]图7是示出了根据示例实施例的施加具有非正弦电压波形的偏置功率的步骤的流[0020]图8A至图8D是示出了根据非正弦电压波形的斜坡部分的斜率的在衬底中感应的[0024]图12是示出了根据图11中的斜坡部分的持续时间比的蚀刻速率差(IC负载)的曲[0028]图1是示出了根据示例实施例的等离子体处理装置的框图。图2是示出了图1中的7[0031]腔室20可以提供对晶片W执行等离子体蚀刻工艺的密封空间。腔室20可以是圆柱电极40和/或衬底台可以通过驱动部分34[0034]晶片W可以安装在静电卡盘30的上表面上，聚焦环(未示出)可以安装在衬底台上[0035]用于装载/卸载晶片W的出入口(未示出)可以设置在腔室20的侧壁。晶片W可以通[0038]例如，上电极50可以包括内部线圈50a和外部线圈50b。内部线圈50a和外部线圈50b可以具有螺旋形状或同轴形状。内部线圈50a和外部线圈50b可以在腔室20的等离子体8体供应管线可以包括穿过盖子22连接到腔室20的竖直气体供应管线60a和穿过腔室20的侧[0040]气体供应单元可以供应具有期望/预定的混合比的不同气体。气体源64可以储存独立地或共同地控制分别供应到竖直气体供应管线60a和水平气体供应管线60b的气体的在外部存储器或内部存储器中的程序和配方信息来控制等离[0046]等离子体电源51可以响应于等离子体功率控制信号将射频功率信号施加到上电9应的电磁场可以施加到供应在腔室20内的电源41可以包括被配置为生成具有非正弦电压波形的脉冲信号并且供应/输出补偿电流的[0049]可以控制由偏置电源41施加的偏置功率信号的电压波形，以便可以在晶片W的表41输出的偏置功率信号可以在偏置功率信号的一个周期/循环内具有第一部分S1、第二部[0052]调制器42可以响应于来自控制器80的偏置功率控制信号来调整DC脉冲部分S的正电压值(V1)、DC脉冲部分S的负电压值(V2)、斜坡部分R的电压值(V3)、斜坡部分R的斜率正电压值(V1)可以在0V至600V的范围内调节。DC脉冲部分S的负电压值(V2)可以在0V至-至1000Hz的范围内调节。工艺周期/循环内的非正弦波的导通/截止占空比可以在5％至号的斜坡部分R的斜率。低偏差窄峰离子能量分布可以有助于蚀刻工艺在衬底上实现均匀由不同的图案宽度之间的不同的蚀刻速率所引起的在半导体器件的单元区域中形成的非[0056]在示例实施例中，等离子体处理装置10可以包括位于衬底台内的温度控制[0061]然后，可以将等离子体功率施加到上电极50以在腔室20内产生等离子[0062]等离子体电源51可以响应于来自控制器80的等离子体功率控制信号将射频功率[0063]偏置电源41可以响应于来自控制器80的偏置功率控制信号将偏置功率信号(例[0064]当具有非正弦电压波形的偏置功率施加到下电极40时，可以在晶片W的表面中产[0066]图7是示出了根据示例实施例的施加具有非正弦电压波形的偏置功率的步骤的流[0068]偏置电源41可以生成并混合/组合/合成开关(DC)信号，以输出具有DC脉冲部分S[0069]然后，可以通过调制器42的输出(V/I)感测部分来监测输出的非正弦波的电压函[0070]可以使用调制器42的脉冲调节部分42a和斜坡调节部分42b来调节非正弦波的电正电压值(V1)可以在0V至600V的范围内调节。DC脉冲部分S的负电压值(V2)可以在0V至-[0072]在示例实施例中，可以基于要在衬底中感应的电压来确定斜坡部分R的斜率[0075]如图10中所示，可以通过斜坡部分R的电压值(V3)改善单元区域中的具有不同尺坡部分R与相应的周期/循环的持续时间比可以在20％至80％的范围内调节。在斜坡部分R时，曲线G1可以表示斜坡部分R的持续时间比被调整为30％(斜坡部分R的持续时间(t1)是[0078]如图12中所示，可以根据斜坡部分R的持续时间比来控制在单元区域中具有不同[0080]如图13中所示，工艺周期/循环内的非正弦波的导通/截止占空比可以在5％至可以调节非正弦波的导通/截止占空比，从而有效地去除在蚀刻工艺期间形成的图案(开[0082]如上所述，可以调节非正弦波的斜坡部分R的斜率以在衬底表面中具有期望/适[0087]例如，其上形成有光刻胶图案130的衬底100可以被装载到图1中的等离子体处理直径/宽度/长度。可以执行蚀刻工艺以形成具有第一直径/宽度D1的第一开口122a和具有纵横比。第一开口122a和第二开口122b可以是用于在半导体衬底中形成隔离层图案的沟[0091]当第一开口122a和第二开口122b具有不同的尺寸并且一起通过蚀刻工艺形成在[0092]可以调节施加到下电极40的非正弦波的电压函数(例如，波形)以改善IC负载和子体腔室20的等离子体处理装置10设置为向上电极50提供RF功率并且向下电极40提供偏一层或更多层图案和/或薄膜。可以通过在等离子体处理室20中执行的蚀刻工艺来图案化形成在衬底上的薄膜，以形成电路的一部分和/或作为形成的半导体器件的集成电路的一[0095]由根据示例实施例的等离子体处理装置和等离子体处理方法制造的半导体器件