CN112349719B 包括支撑图案的半导体器件和制造半导体器件的方法 （三星电子株式会社）

包括支撑图案的半导体器件和制造半导体公开了包括支撑图案的半导体器件和制造底上的多个垂直结构以及接触所述多个垂直结且第一支撑孔可以具有与第二支撑孔的形状或2所述支撑图案包括延伸穿过所述支撑图案的多撑孔和所述多个第二支撑孔中的三个第二支撑孔彼此间隔开且按交及每个所述第一支撑孔具有与每个所述第二支撑孔的形状或尺寸不同的4.根据权利要求1所述的半导体器件，其中所述多个垂直结构中的每个的所述侧壁包5.根据权利要求1所述的半导体器件，其中所述多个垂直结构包括彼此相邻的三个垂在所述衬底中的多个第一杂质区域和多个第二杂质区域，其中所3个第一杂质区域和所述多个第二杂质区域彼多个存储节点接触，其中所述多个存储节点接触中底电极电连接到所述多个第一杂质区域中的相应多个着落焊盘，其中所述多个着落焊盘中的每个在所多个位线，在所述衬底上并且分别电连接到所述多多个位线接触，其中所述多个位线接触中的每个所述支撑图案包括多个支撑孔，并且所述多个底电极中的每个的所述侧壁撑孔和所述多个第二支撑孔中的三个第二支撑孔彼此间隔开且按交所述三个第一支撑孔和所述三个第二支撑孔的中心分别与所述六边形8.根据权利要求7所述的半导体器件，其中所述多个底电极包括彼此相邻的三个底电9.根据权利要求7所述的半导体器件，还包括在所述多个位线的相应侧壁上的位线间其中所述位线间隔物中的每个包括第一子间隔物和第二子间和所述第二子间隔物通过所述第一子间隔物与所述第二子间隔物之间的间隙区域彼此间4其中所述多个分隔电介质图案的顶表面与所述多个着落形成多个垂直结构，所述多个垂直结构延伸穿过所述支撑层和所述模在所述第一掩模层上形成多个第二掩模图案，所述多个第二相邻的垂直结构的部分重叠并且当在平面图中看在所述第一掩模层上形成多个掩模间隔物，其中所述多个多个第二掩模图案中的相应第二掩模图案的侧壁上，其中所述多个掩模间隔物彼此接触，使用所述多个掩模间隔物作为蚀刻掩模，通过蚀刻所述第一掩模使用所述第一掩模图案作为蚀刻掩模，通过蚀刻所述支撑层，其中所述多个垂直结构中的每个的侧壁包括限定所述多个支撑孔中的相应支撑孔的其中所述第一支撑孔具有与所述多个第二支撑孔中的每个的形状或尺寸不同的形状蚀刻所述第一掩模层或蚀刻所述支撑层包括执行各向异性蚀刻以形成所述多个支撑5蚀刻所述第一掩模层或蚀刻所述支撑层包括执行各向同性蚀刻以形成具有圆形形状18.根据权利要求13所述的方法，其中蚀刻所述支撑层包括过蚀刻所述支撑层以形成6一支撑孔可以具有与第二支撑孔的形状或尺寸不同述多个着落焊盘中的每个可以在所述多个存储节点接触中的相应存储节点接触与所述多7掩模图案以形成暴露第一掩模层的多个第二空间；使用所述多个掩模间隔物作为蚀刻掩[0010]图3A和图3B示出了显示根据本发明构思的一些示例实施方式的半导体器件的平[0015]图1示出了显示根据本发明构思的一些示例实施方式的半导体器件的平面视图。在第一方向X1上彼此平行地布置，使得有源部ACT中的一个有源部可以具有邻近于有源部线WL可以由导电材料形成。栅极电介质层307可以设置在字线WL中的每个与所述凹槽中的8[0018]第一掺杂区域312a可以在一对字线WL之间设置在有源部ACT中，并且一对第二掺杂区域312b可以设置在每个有源部ACT的相反的边缘中。第一掺杂区域312a和第二掺杂区图案310可以具有沿字线WL的纵向方向延伸的线形形状，并且可以覆盖字线WL的整个顶表[0020]层间电介质图案305可以设置在半导体衬底1上。层间电介质图案305可以由包括形成为同时覆盖两个相邻的有源部ACT的[0021]半导体衬底1的上部、器件隔离图案302的上部和字线盖图案310的上部可以被部分地凹入以形成第一凹陷区域Rl。第一凹陷区域R1可以具有与层间电介质图案305的侧壁WL延伸或可以横越字线盖图案310和字线WL。位线BL可以平行于与第一方向X1和第二方向[0024]第一凹陷区域Rl可以具有未被位线接触DC占据的空间，并且下掩埋电介质图案341可以占据第一凹陷区域Rl的那个空间。下掩埋电介质图案341可以由包括硅氧化物层、9硅氮化物层和硅氮氧化物层中的一种或更多种的单层或多层形隔物325可以具有其水平低于第一子间隔物321的顶端的水平的顶端。第一子间隔物321可子间隔物321可以插置在位线接触DC与下掩埋电介质图案341之间、在字线盖图案310与下掩埋电介质图案341之间、在半导体衬底1与下掩埋电介质图案341之间以及在器件隔离图由包含金属(诸如钨)的材料形成。着落焊盘11可以具有覆盖位线盖图案337的顶表面且拥以具有与着落焊盘11重叠且被第三子间隔物327覆盖的第一上侧壁。第二凹陷区域R2可以[0029]在位线间隔物SP的上部第一子间隔物321和第三子间隔物327的宽度之和可以小于在位线间隔物SP的下部第一子间隔物321、间隙区域GP和第二子间隔物325的宽度之和。隔电介质图案3可以被下面将讨论的底电极13之间的蚀刻停止层5覆盖。蚀刻停止层5可以铝层和铜层)中的一种或更多种。底电极13可以具有圆形柱形状、中空圆筒形状或杯子形的侧壁(例如凹侧壁或凸侧壁)。具有圆柱形状的元件可以沿其高度方向具有均匀的宽度，如其介电常数大于硅氧化物层的介电常数的金属氧化物层(诸如[0034]图3A和图3B示出了显示根据本发明构思的一些示例实施方式的半导体器件的平连接与一个(即单个)底电极13相邻(或基本上相等地隔开)并围绕所述一个(即单个)底电包括相应的侧壁，并且所述三个第一底电极13a的这些侧壁的部分可以限定单个第一支撑孔H1。在该单个第一支撑孔H1中的层(例如电介质层31)可以接触所述三个第一底电极13a支撑孔H3可以暴露彼此相邻的三个第三底电极13c的侧壁。第一三角形T1和第二三角形T2三角形T2的尺寸(例如边的长度)可以不同于圆C的尺寸(例如直径)。当连接形成围绕形成圆C的一个第三支撑孔H3布置的六个三角形T1和T2的第一支撑孔H1和第二支撑孔H2的中心二支撑孔H2的六个第二内侧壁，并且成对的第二内侧壁分别限定第二三角形T2的边，如图侧壁限定三角形的边的一部分，不一定意味着该侧壁限定三角形的整条边。如这里使用的壁限定圆的整个圆周。第三支撑孔H3与第二支撑孔H2之间不存在居[0041]在一些实施方式中，支撑图案9p可以包括限定单个支撑孔(例如第一支撑孔Hl或具有比底电极13的顶表面低的顶表面。支撑图案9p可以具有如图4或图2所示的单层结构、质图案3上。模制层7可以由相对于蚀刻停止层5和支撑层9两者具有蚀刻选择性的材料形刻以形成暴露着落焊盘11的底电极孔12。导电层可以被形成以填充(例如部分填充或完全填充)底电极孔12，并且可以执行回蚀刻工艺和/或化学机械抛光(CMP)工艺以在底电极孔选择性的材料形成，该材料可以包括例如光致抗蚀剂图案、旋涂硬掩模(SOH)层、旋涂碳(SOC)层和/或非晶碳层(ACL)。一个第二掩模图案17可以设置为同时与彼此相邻的三个第三底电极13c重叠。至少一个底电极13可以设置在第二掩模图案17之间并且不与第二掩模开的第二空间S2可以形成在彼此相邻的另外三个掩模间隔物19之间。当在平面图中看时，第一空间S1和第二空间S2可以每个具有类似三角形的形状。第一底电极13a可以与第一空间S3可以具有与彼此相邻的三个第三底电极13可以被转移到第一掩模图案15p上以形成圆形的第三开口OP3。第一开口OP1可以暴露彼此可以暴露第二底电极13b之间的支撑层9的顶表面。第三开口OP3可以暴露彼此相邻的三个OP3可以被转移到支撑图案9p上以形成近似圆形的第三支撑孔H3。第一支撑孔H1可以暴露方向性的提高可以允许第一支撑孔H1、第二支撑孔H2和第三支撑孔H3具有从第一空间S1、[0055]当形成第一掩模图案15p或支撑图案9p时，蚀刻气体(即蚀刻剂)的各向同性的提一支撑孔H1和第二支撑孔H2可以形成为近似圆形的形状。当没有对支撑层9执行过蚀刻工厚度的减小可以将第一支撑孔H1和第二支撑孔H2形成为当在如图3A所示的平面图中看时和H3之间的间隔或最短距离(例如第一支撑孔H1与最接近该第一支撑孔H1的第二支撑孔H2[0061]根据本发明构思的半导体器件可以被配置使得支撑图案的支撑孔暴露所有底电浸入式光刻设备代替相对高价的EUV曝光设备来形成第二掩模图案，这可以导致制造成本是本领域技术人员将理解，在不脱离本发明构思的范围的情况下可以进行各种改变和修[0064]本申请要求享有2019年8月8日在韩国知识产权局提交的韩国专利申请第10-