CN112420668B 集成电路器件及制造其的方法 （三星电子株式会社）

KR20140082281A,2014.提供了一种集成电路器件和制造集成电路直接在金属层上形成具有第一密度的第一绝缘2导电线，形成在基底上，导电线包括金属层并且在相对于基底第二绝缘盖图案，与导电线中的金属层竖直地间隔开且第第一绝缘盖图案在相对于基底的上表面的第二水平方向上的宽度等于第二绝缘盖图金属层包括掺杂有氮原子的第一区域，第一区域从金属面朝向基底延伸并且具有比金属层的厚度小接触结构，在相对于基底的上表面的第二水平方向上面对导电线的侧一对位线，在基底上沿相对于基底的上表面的第一水平方向彼此对位线在相对于基底的上表面的第二水平方向上3及第二绝缘盖图案，与所述一对位线中的金属层间隔开且第在所述一对绝缘盖结构的至少一个中，第一绝缘盖图案的在第金属层包括与第一绝缘盖图案接触的钨层和分布在钨层中的氮化钨颗粒，在所述一对绝缘盖结构中的至少一个中，第一绝缘盖图案的在所述一对绝缘盖结构中，第一绝缘盖图案和第二绝缘盖图案中的每个包括氮化硅位线中的第一金属层与包括在第一绝缘盖结构中的第一绝缘盖结构中的第一绝缘盖图案之间的界面朝向基底延伸并且具有位线中的第一金属层的部第一金属层包括与第一绝缘盖结构中的第一绝缘盖图案接触的钨层和分布在钨层中4在第一温度下执行形成第一绝缘盖层的步骤，第一温度在500℃至700℃的范围内选在第二温度下执行形成第二绝缘盖层的步骤，第二温度比第一温度高并且在700℃至800℃的范围内选择。在同一腔室中原位连续地执行形成第一绝缘盖层的步骤和形成第二金属层包括钨并且第一绝缘盖层和第二绝缘盖层中的每5[0001]本申请要求于2019年8月21日在韩国知识产权局提交的第10-2019-0102456号韩而具有精细单位单元尺寸的集成电路器件中的6盖结构中的第一绝缘盖图案之间的界面朝向基底延伸并且具有第一金属层的部分具有比第一密度大的第二密度。在外围电路区域中在多个导电层上形成第二绝缘盖结构，第二绝缘盖结构包括第三绝缘盖图案和第四绝缘盖图案，第三绝缘盖图案具有第一密度，[0015]图3是示出在根据发明构思的实施例的图2的集成电路器件的单元阵列区域中的[0016]图4A和图4B是根据发明构思的实施例的集成电路器件的沿着图3的线A-A'和B-B'[0017]图4C是根据发明构思的实施例的图2的集成电路器件的外围电路区域CORE/PERI[0021]图8A至图8Q是用于按照处理顺序描述根据一个或更多个实施例的制造集成电路7[0022]图9A至图9C是用于按照处理顺序描述根据一个或更多个实施例的制造集成电路[0024]图1是根据一个或更多个实施例的集成电路器件100的框图。图1示出了包括动态随机存取存储器(DRAM)器件的集成电路器[0025]参照图1，集成电路器件100包括第一区域22和第二区域24。第一区域22可以是(MRS/EMRS)电路62、接收地址ADD的地址缓冲器64和输入/输出数据DQ的数据输入/输出电区域24可以包括核心区域和用于形成DRAM器件的外围电路的区域和核心区域(在下文中，中的每个可以被布置为在相对于第一水平方向(X方向)和第二水平方向(Y方向)的倾斜方多条位线(或称为导电线)BL可以在多条字线WL上沿第二水平方向(Y方向)彼此平行地延[0031]图4A至图4C是示出根据一个或更多个实施例的集成电路器件200的剖视图。图4A84C是示出集成电路器件200中的外围电路区域CORE/PERI的一部分的示例性结构的剖视图。域A2可以在外围电路区域CORE/PERI中通过隔离层212限定在基底21氧化硅层、氧化物/氮化物/氧化物(ONO)层或具有介电常数比氧化硅层的介电常数的大的[0037]多条位线BL可以在基底210和多个直接接触件DC上沿着第二水平方向(Y方向)延伸。多条位线BL中的每条可以经由直接接触件DC中的对应的一个连接到单元有源区域A1。多条位线BL中的每条可以包括顺序地堆叠在基底210上的下导电图案230B、中间导电图案多条位线BL中的对应的一条的上表面。多条位线BL和多个绝缘盖结构CSC可以在第二水平[0039]每个绝缘盖结构CSC可以包括顺序地堆叠在位线BL的上导电图案234B上的第一绝9绝缘盖图案238C的底表面可以与第一绝缘盖图案236C的上表面接触。除非上下文另有指[0040]在多个绝缘盖结构CSC中的每个中，第一绝缘盖图案236C和第二绝缘盖图案238C盖图案238C中，更靠近位线BL的上导电图案234B的第一绝缘盖图案236C可以具有第一密可以在例如由于制造工艺而可能发生的可接受的变化内相同或缘盖图案236C在竖直方向(Z方向)上的厚度可以比第二绝缘盖图案238C在竖直方向(Z方案234B与第一绝缘盖图案236C之间的界面朝向基底210至上导电图案234B的部分厚度的范围内。氮原子扩散区域的厚度(Z方向上的长度)可以是上导电图案234B的总厚度(Z方向上[0043]在氮原子扩散区域中，氮(N)原子可以处于扩散状态，而不与包括在上导电图案不与W层的钨晶体结构的钨(W)原子化学键合的氮(N)原子以及在W层中扩散的氮化钨颗粒。[0045]多个绝缘栅栏254和多个导电插塞256可以在第二水平方向(Y方向)上在多条位线BL之间和多个绝缘盖结构CSC之间布置成行。多个绝缘栅栏254填充形成在掩埋绝缘层220的上表面中的多个凹陷空间220R，并且每个绝缘栅栏254可以布置在沿第二水平方向(Y方向)彼此间隔开的两个导电插塞256之间。多个导电插塞256中的每个在第二水平方向(Y方向)上的相对侧壁可以被多个绝缘栅栏254覆盖。在第二水平方向(Y方向)上布置成行的多个导电插塞256可以通过多个绝缘栅栏254彼此绝缘。多个绝缘栅栏254均可以包括氮化硅面对且直接接触件DC位于它们之间的一对导电插塞256可以连接到来自多个单元有源区域[0046]多个金属硅化物层258A和多个导电接合垫LP可以形成在多个导电插塞256上。金属硅化物层258A和导电接合垫LP可以被布置为在竖直方向上与导电插塞256叠置。多个导电接合垫LP中的每个可以经由金属硅化物层258A连接到导电插塞256。多个导电接合垫LP可以至少部分地覆盖第三绝缘盖图案250C的上表面，以与多条位线BL中的一些竖直地叠将形成在导电接合垫LP上的电容器下电极(未示出)连接到单氧化物(ONO)和介电常数比氧化硅层的介电常数大的高k介电层中的至少一种。栅电极240电图案232P和上导电图案234P可以分别包括与包括在单元阵列区域MCA中的位线BL中的下[0050]绝缘盖结构CSP可以包括第一绝缘盖图案236P和第二绝缘盖图案238P。在绝缘盖的第一绝缘盖图案236C一样，更靠近栅电极240的上导电图案234P的第一绝缘盖图案236P导电图案234P分开且在它们之间有第一绝缘盖图案236P的第二绝缘盖图案238P可以具有[0052]在一个或更多个实施例中，栅电极240的上导电图案234P可以在其中的上部区域的一部分中包括氮原子扩散区域。氮原子扩散区域可以在上导电图案234P中从栅电极240的上导电图案234P与第一绝缘盖图案236P之间的界面朝向基底210延伸到上导电图案234P的厚度中的点。氮原子扩散区域的厚度(Z方向上的长度)可以为上导电图案234P的总厚度一绝缘盖图案236P之间的界面延伸到约SA至约40A的厚度，或者盖图案236P包括氮化硅层时，上导电图案234P中的氮原子扩散区域可以包括由W原子形成膜244和层间绝缘层246可以被第三绝缘盖层250覆盖。第三绝缘盖层250可以包括氮化硅[0055]在外围电路区域CORE/PERI中，接触件空间CS2在竖直方向上穿过第三绝缘盖层平面形状延伸。多个导电图案CNP均可以用作接触插塞，该接触插塞通过经由接触件空间单元阵列区域MCA中的多个导电接合垫LP一样，多个导电图案CNP均可以包括导电阻挡层262和主导电层264。金属硅化物层258B可以在外围有源区域A2与多个导电图案CNP中的每[0056]图6A至图6C是示出根据一个或更多个实施例的集成电路器件300的剖视图。图6A6C是示出集成电路器件300中的外围电路区域CORE/PERI的一部分的示例性结构的剖视图。[0058]参照图6A至图6C和图7，集成电路器件300具有与上面参照图4A至图4C和图5所示[0061]在第一水平方向(X方向)上，第一绝缘盖图案336C和第二绝缘盖图案238C可以具小宽度比第二绝缘盖图案238C的最小宽度小。由于在第一水平方向(X方向)上第一绝缘盖的侧壁和第二绝缘盖图案238C的底表面彼此交汇的点附近形成在第二绝缘盖图案238C下。第一绝缘盖图案336C的详细结构类似于参照图4A、图4B和图5描述的第一绝缘盖图案236C[0062]多条位线BL的侧壁和绝缘盖结构CSC3的侧壁可以被多个绝缘间隔件352覆盖。多个绝缘间隔件352均可以包括朝向第一绝缘盖图案336C突出的突出侧壁352S。多个绝缘间隔件352的详细结构类似于上面参照图4A、图4B和图5描述的多个绝缘间隔件252的详细结[0063]多个导电插塞256和多个绝缘栅栏354可以在多条位线BL之间和多个绝缘盖结构图4B和图5描述的多个绝缘栅栏254的属硅化物层258A和导电接合垫LP3可以构成将形成在导电接合垫LP3上的电容器下电极(未示出)连接到单元有源区域A1的接触结构CST3。接触结构CST3的一部分可以包括朝向第一向第一绝缘盖图案336C突出的突出侧壁LP3S。多个导电接合垫LP3中的每个可以包括导电应的部分处朝向第一绝缘盖图案336C突出的突出侧壁。导电接合垫LP3在第一水平方向(X分位于两个相邻的第一绝缘盖图案336C之间，第二部分位于两个相邻的第二绝缘盖图案包括在接触结构CST3中的导电插塞256的上表面具有比图6A中所示的水平高的水平并且导4B和图5描述的导电阻挡层262和主导电层264的底切区域可以在第一绝缘盖图案336P的侧壁和第二绝缘盖图案238P的底表面彼此交汇的[0069]栅极结构PG3的相对侧壁可以被绝缘间隔件342覆盖。绝缘间隔件342可以包括朝向第一绝缘盖图案336P突出的突出侧壁342S。绝缘间隔件342的详细结构类似于上面参照[0070]图8A至图8Q是用于按照处理顺序描述根据一个或更多个实施例的制造集成电路(b)表示根据处理顺序的外围电路区域CORE/PERI的一部[0071]参照图8A，在具有单元阵列区域MCA和外围电路区域CORE/PERI的基底210中形成多个隔离沟槽T1和填充多个隔离沟槽T1的多个隔离层212。多个隔离层212可以限定基底210的单元阵列区域MCA中的多个单元有源区域A1，并且限定外围电路区域CORE/PERI中的[0072]可以在单元阵列区域MCA中的基底210中形成彼此平行延伸的多个字线沟槽T2(见[0074]参照图8B，在单元阵列区域MCA中的缓冲层222上以及外围电路区域CORE/PERI中的上部上形成导电层至足够填充直接接触件孔DCH的厚度，并且可以仅将导电层回蚀为保[0078]参照图8E，在单元阵列区域MCA和外围电路区域CORE/PERI中的下导电层230和直[0079]参照图8F，在单元阵列区域MCA和外围电路区域CORE/PERI中的上导电层234上形[0080]为了形成第一绝缘盖层236，可以在相对低温的第一温度下执行化学气相沉积Si2H6[0081]由于当形成第一绝缘盖层236时在相对低的第一温度下执行沉积工艺，所以可以抑制在第一绝缘盖层236的形成期间由于含氮(N)前驱体与包括在上导电层234中的金属盖层236与上导电层234之间的界面在上导电层234中的厚度的一部分之上形成氮原子扩散[0083]参照图8G，在单元阵列区域MCA和外围电路区域CORE/PERI中的第一绝缘盖层236[0084]为了形成第二绝缘盖层238，可以在相对高的温度的第二温度下执行CVD或ALD工[0085]可以原位或非原位执行上面参照图8F描述的形成第一绝缘盖层236的工艺和上面第一温度下通过ALD工艺形成第一绝缘盖层236，可以在相对高的第二温度下通过CVD工艺第二绝缘盖层238的密度可以比第一绝缘[0088]参照图8I，在外围电路区域CORE/PERI中的栅极结构PG的相对侧壁上形成绝缘间隔件242，并且执行离子注入工艺用于在栅极结构PG的相对侧处的外围有源区域A2中形成[0089]之后，形成绝缘薄膜244以完全覆盖单元阵列区域MCA和外围电路区域CORE/PERI的暴露的表面。绝缘薄膜244可以与单元阵列区域MCA中的第二绝缘盖层238的上表面接触并且可以与外围电路区域CORE/PER中的第二绝缘盖图案238P的上表面接触。绝缘薄膜244可以通过与上面参照图8G描述的形成第二绝缘盖层238的工艺相同或相[0091]参照图8J，在单元阵列区域MCA和外围电路区域CORE/PERI中的绝缘薄膜244和平坦化的层间绝缘层246上形成第三绝缘盖层250。第三绝缘盖层250可以通过与上面参照图8G描述的形成第二绝缘盖层238的工艺相同或相似的工绝缘盖层238和第一绝缘盖层236图案化，然后形成均包括顺序地堆叠在上导电层234上的250的状态下，在单元阵列区域MCA中通过使用多个绝缘盖结构CSC作为蚀刻掩模来蚀刻上250的状态下，在单元阵列区域MCA中的多条位线BL之间分别形成多个绝缘栅栏254(见图[0097]去除掩模图案M22(见图8N)以使外围电路区域CORE/PERI中的第三绝缘盖层250暴围有源区域A2的多个接触件空间CS2。之后，去除覆盖单元阵列区域MCA的掩模图案(未示属硅化物层258A，在外围电路区域CORE/PERI中在外围有源区域A2的通过多个接触件空间[0098]参照图8P，导电层260在单元阵列区域MCA和外围电路区域CORE/PERI中覆盖基底然后从单元阵列区域MCA中的导电层260形成多个导电接合垫LP并从外围电路区域CORE/PERI中的导电层260形成多个导电图案CNP。多个导电接合垫LP可以设置在金属硅化物层[0100]根据上面参照图8A至图8Q描述的制造集成电路器件200的方法，当形成覆盖多条[0101]图9A至图9C是用于按照处理顺序描述根据一个或更多个实施例的制造集成电路器件300的方法的剖视图。下面将参照图9A至图9C描述制造参照图6A至图6C示出的集成电[0102]参照图9A，在外围电路区域CORE/PERI中以与上面参照图8A至图8H描述的方式相同的方式形成包括栅极介电层224、栅电极240、第一绝缘盖图案236P和第二绝缘盖图案诸如DHF的蚀刻剂来执行用于形成第一绝缘盖图案336P的选择性蚀刻缘盖图案236C的密度与绝缘盖结构CSC中的第二绝缘盖图案238C、绝缘薄膜图案244C和第最小宽度小的最小宽度。可以使用诸如DHF的蚀刻剂来执行用于形成第一绝缘盖图案336C的多个绝缘间隔件252，在实施例中可以形成具有朝向第一绝缘盖图案336C突出的突出侧[0107]根据上面参照图9A至图9C描述的制造集成电路器件300的方法，当形成覆盖多条位线BL的多个绝缘盖结构CSC3时，绝缘盖结构CSC3中的第一绝缘盖图案336C(其中第一绝336C的密度与第二绝缘盖图案238C的密度之间的差异来优化绝缘盖结构CSC3的侧壁轮廓，[0108]虽然已经参照发明构思的实施例具体地示出和描述了发明构思，但是将理解的