CN112490255B Cmos图像传感器及形成图像传感器的方法 （台湾积体电路制造股份有限公司）

US2016086984A1,2016US2015001376A1,201US2015108555A1,2015.US2018315787A1,201US2011187911A1,2011US9735197B1,2017.08.15US2018083057A1,2018.0US2010314672A1,2010.US2014077271A1,2014.本发明涉及一种CMOS图像传感器和一种相二极管的衬底的前侧处且通过掺杂隔离结构与部分通常布置在衬底的前侧的顶面处的先前图2光电二极管掺杂区，具有与所述第一掺杂类型相对的第二掺杂类型垂直转移栅极电极，从所述衬底的所述前侧垂直地延伸到所连续掺杂的掺杂横向隔离区，安置于所述光电二极管掺杂区像素装置阱，安置于所述掺杂横向隔离区上，其中所述像像素装置，安置于所述衬底的所述前侧处的所述像素装置置于所述衬底上方的栅极电极以及安置于所述衬底内的一对源极/漏浮动扩散阱，安置于与所述掺杂垂直隔离区相对的所述垂底的所述前侧处的顶面到远离所述衬底的所述前侧的底面的呈梯度减7.根据权利要求6所述的CMOS图像传感器，其特征在于，所述浅沟槽隔离结构具有底8.根据权利要求6所述的CMOS图像传感器，其特征极区具有底面，所述底面定位在高于所述浅沟槽隔离结构的所述底面的所述衬底的位置掺杂区各自具有与所述光电二极管掺杂区的侧壁表面垂直对准3述衬底在P-N结的界面处接合且被配置成将辐射转换介电填充层的深沟槽隔离(DTI)结构，包围所述光电二极管掺杂区且通过所述衬底与垂直转移栅极电极，从所述p型衬底的所述前侧垂直地延伸其中所述p型横向隔离区与所述深沟槽隔离结构的顶表面直接接触并覆盖所述深沟槽其中所述p型横向隔离区与所述n型光电二极管区、所述p型衬底以及所述深沟槽隔离从衬底的前侧在像素区的外周处形成浅沟槽隔离(STI)结从所述衬底的所述前侧形成所述像素区的光电二极管的光电二极管在所述光电二极管掺杂区上、沿着所述浅沟槽隔离结构并在所在所述掺杂垂直隔离区旁边形成垂直转移栅极结构，以及在与所述在与所述垂直转移栅极结构相对的所述掺杂垂直隔离区的一侧上的所述衬底的所述4形成介电填充层的深沟槽隔离(DTI)结构，所述深沟槽隔离结构从所述衬底的背侧延5括安置于衬底上方的栅极电极以及安置于衬底内的一对源极/漏极(S/处形成浅沟槽隔离(STI)结构；从衬底的前侧形成像素区的光电二极管的光电二极管掺杂6[0007]图1示出根据一些实施例的CMOS图像传感器的横截面视图，所述CMOS图像传感器[0010]图4示出根据一些实施例的CMOS图像传感器的横截面视图，所述CMOS图像传感器[0013]图7示出根据一些实施例的CMOS图像传感器的横截面视图，所述CMOS图像传感器[0014]图8示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图，所述CMOS图像传感器可采用PMOS像素装置和n型像素装置[0015]图9示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图，所述CMOS图[0016]图10示出绘示根据一些实施例的CMOS图像传感器的偏压光电二极管掺杂阱对全[0019]图13示出根据一些实施例的对应于上文图11或图12的图像传感器的2×2像素的[0020]图14示出根据一些实施例的对应于下文图15或图16的图像传感器的2×2像素的具有将光电二极管与PMOS像素装置分离的掺[0024]图18示出根据一些实施例的对应于图17或图20的图像传感器的2×2像素的一些[0025]图19和图20示出根据一些额外实施例的CMOS图像传感器所述CMOS图像传感器具有安置于第一n型像素装置阱内的源极跟随器晶体管和单独地安置[0026]图21示出根据一些额外实施例的CMOS图像传感器的2×4像素区的布局图，所述CMOS图像传感器具有安置于双n型像素装置阱内[0027]图22示出根据一些实施例的对应于图21的图像传感器的2×4像素的一些实施例7[0028]图23示出根据一些额外实施例的CMOS图像传感器的2×4像素区的布局图，所述CMOS图像传感器具有安置于双n型像素装置阱内[0029]图24示出根据一些实施例的对应于图23的图像传感器的2×4像素的一些实施例述CMOS图像传感器在光电二极管结构上具8和/或配置之间的关系。间相关术语意图涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度9荷转移(chargetransfer)能力以及全阱容量(fullwellcapacity)等像素性能特征的退[0087]本发明涉及一种包括改进的感测像素(sensingpixel)结构的CMOS图像传感器，的掺杂隔离结构(dopedisolationstructure)。光电二极管远离衬底的前侧布置在衬底布置在感测像素中，且可改进较短沟道效应(shortchanneleffect)和噪声级(noise充当掺杂隔离结构且将像素装置148与光电二极管104分离。在一些实施例中，如图2中所圆(wafer)上的一或多个管芯，以及任何其它类型的半导体及/或形成于其上和/或以其它[0089]垂直转移栅极电极(verticaltransfergateelectrode)116从衬底102的前侧壁和掺杂横向隔离区108的侧壁。底面116b可定位于垂直地在掺杂横向隔离区108的顶面[0090]浮动扩散阱(floatingdiffusionwell)142安置于与掺杂垂直隔离区132相对的[0091]像素装置阱152安置于掺杂横向隔离区108上。像素装置阱152可通过掺杂横向隔112的底面112s可定位于相比于掺杂横向隔离区108的顶面108t垂直地更靠近衬底102的前像素装置148包括安置于衬底102上方的栅极电极150以及安置于衬底102内的一对源极/漏面及掺杂横向隔离区108的底面108b共用共有平面的顶面。DTI结构111和光电二极管掺杂充当用于光电二极管掺杂区的钉扎植入层(pinnedimplantlayer)且阻断来自硅表面的亮度。每个像素还可包含各种半导体装置，例如各种晶体管，包含转移晶体管(transfertransistor)、复位晶体管(resettransistor)、源极跟随器晶体管(source-follower输入和/或输出可耦合至像素阵列以为像素提供操作环境并支持与像素的外部通信。举例[0095]图3示出根据一些实施例的由重复2×2像素区阵列制成的感测阵列的布局图30[0096]图4示出根据一些实施例的感测像素103aCMOS图像传感器的横截面视图400，所述CMOS图像传感器具有将光电二极管与像素装置分离的掺杂隔离结构。光电二极管104可极管掺杂区之间的衬底102中。光电二极管掺杂区110和衬底102可彼此接触并在相接界面区110的顶面可比垂直转移栅极电极116的底面距衬底的前侧122更远。在远离浮动扩散阱装置148安置于像素装置阱152上的STI结构112外部。掺杂垂直隔离区132将垂直转移栅极[0097]多个滤色器(colorfilters)144布置在衬底102的背侧124上。所述多个滤色器色滤色器)可传输具有第一范围内的波长的光，而第二滤色器可传输具有第二范围内的波[0098]在一些实施例中，抗反射层602安置于滤色器144与衬底102之间。在一些实施例oxide，HfSiO)、氧化铪铝(hafniumaluminumoxide，HfAlO)或氧化铪钽(hafnium邻接多个滤色器144的大体上平坦的底面和弯曲的上表面。弯曲的上表面被配置成聚焦入过微透镜118将入射辐射或入射光120聚焦到下伏感测像素103。当足够能量的入射辐射或[0100]掺杂横向隔离区108可安置于像素装置阱152下面，且可覆盖像素装置阱152的整隔离区108可覆盖光电二极管掺杂区110的顶面且充当钉扎层且部分未耗尽以制得较大P-N例。在一些实施例中，掺杂横向隔离区108可通过p型掺杂剂重掺杂。p型掺杂浓度可在约尽以制得较大pn结电容)，且用以将光电二极管掺杂区110(n型)与像素装置148(例如n型)之间的距离在约-50纳米(交叠)到约250纳[0102]如图6中所示，掺杂垂直隔离区132包围垂直转移栅极电极116的侧壁且留出浮动部分比衬底102的前侧122下方的下部部分更宽(参见图1中的示例性横截面视图)。掺杂垂直隔离区132邻接下部部分的侧壁且因此可安置于上部部分下面且横向地与顶部部分的边垂直转移栅极电极116的底部下方以改进迟滞和抗高光溢出(anti-blooming)。n型峰掺杂浓度大体上在约5e16到约1e18/cm3范围内。高剂量N型区128与垂直转移栅极电极116之间[0104]图8示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图800。如图8中140以及复位晶体管136)以减少像素噪声。像素装置148'的S/D区130的宽度可与连接像素素装置阱的交叠宽度d1大于50纳米。通过绝缘体膜(例如STI结构112)将像素装置阱152与S/D区130电分离。像素装置阱152与S/D区130之间的隔离绝缘体膜的宽度d2小于其它隔离垂直隔离区132之间的宽度d2b。[0106]图10示出绘示根据一些实施例的CMOS图像传感器的偏压光电二极管掺杂阱对全阱(例如图1或图4中的光电二极管阱区154)可经负偏压，且电荷整合期间的转移栅极偏压感器具有将光电二极管与像素装置分离的掺杂136、行选择晶体管140以及源极跟随器晶体管134)可以是嵌入于p型像素装置阱152中的NMOS装置。可通过STI结构112将复位晶体管136与行选择晶体管140和源极跟随器晶体管134分离。行选择晶体管140和源极跟随器晶体管134的S/D区130可耦合至对应偏压节点或述的介电STI结构112，可从衬底102的前侧122将掺杂隔离结构112'安置于p型像素装置阱[0109]图13示出根据一些实施例的对应于上文图11或图12的图像传感器的2×2像素的一些实施例的电路图1300。像素传感器的光电二极管PD1到光电二极管PD4可代表图4的感或远离其的一个扩散长度中出现吸收，那么通过耗尽区的内置电场从结中清除此电子-空流。穿过光电二极管104的总电流是暗电流(在没有光的情况下产生的电流)和光电流的总电极VTX4)将光电二极管104电性连接到浮动扩散阱142(以及图13和一些以下图式中的浮电极116将电荷从光电二极管104选择性地转移到浮动扩散阱142。复位晶体管136(以及图13和一些以下图式中的复位晶体管RST)电性连接于DC电压供应端Vdd与浮动扩散阱142之图式中的源极跟随器晶体管SF)电性连接于Vdd与输出Vout之间，且通过浮动扩散阱142来闸控以准许观测到浮动扩散阱142处的电荷层级而不需去除电荷。行选择晶体管140(以及图13和一些以下图式中的行选择晶体管SEL)电性连接于源极跟随器晶体管134与输出Vout传感器通过积聚与光强度成比例的电荷来记录入射到光电二极管104上的光的强度。在预晶体管140被激活且通过激活转移栅极电极116持续预定转移时间段来将光电二极管104的[0111]图14示出根据一些实施例的对应于下文图15或图16的图像传感器的2×2像素的一些实施例的电路图1400。像素传感器的光电二极管PD1到光电二极管PD4可代表图4的感测像素103a的光电二极管104或上文所描述的图像传感器的其它实施例。相较于图13中所可以是具有嵌入于n型像素装置阱NW中的p型S/D体管134)可以是具有嵌入于n型像素装置阱152'中的p型S/D区130'的PMOS装置。像素装置晶体管140和源极跟随器晶体管134分离。行选择晶体管140和源极跟随器晶体管134的S/D感器具有用于PMOS像素装置148'的双n型阱结构。PMOS像素装置148'可包括复位晶体管以及第一接触区1520a可安置于第一n型像素装置阱152a内。复位晶体管136和第二接触区具有距衬底102的前侧122的第一深度。第一深度可大体上等于第一n型像素装置阱152a和二STI结构112b经安置以将PMOS像素装置148'与n型像素装置阱152a、n型像素装置阱152bn型像素装置阱152a的第一接触区1520a之间且将行选择晶体管140的S/D区130'与第一n型像素装置阱152a的第一接触区1520a隔离。第二STI结构112b还可安置于复位晶体管136的S/D区130'与第二n型像素装置阱152b的第二接触区1520b之间且将复位晶体管136的S/D区[0115]图18示出根据一些实施例的对应于下文图19或图20的图像传感器的2×2像素的一些实施例的电路图。像素传感器的光电二极管PD1到光电二极管PD4可代表图4的感测像素103a的光电二极管104或上文所描述的图像传感器的其它实施例。相较于图14中所示的是PMOS装置，所述PMOS装置具有p型S/D区且分别嵌入于第一n型像素装置阱NW1(图19或图20中的n型像素装置阱152a)和第二n型像素装置阱NW2(图19或图20中的n型像素装置阱[0116]图19和图20示出根据一些额外实施例的CMOS图像传感器的布局图1900和横截面视图2000，所述CMOS图像传感器具有安置于第一n型像素装置阱152a内的源极跟随器晶体管134和单独地安置于第二n型像素装置阱152b内的选择晶体管140。可通过STI结构112将可布置在图像传感器的2×2像素的同一侧上，因此源极跟随器晶体管134可仅布置在图像一实例，八个单元像素103a到单元像素103h共用安置于第一n型像素装置阱152a内的选择晶体管140和源极跟随器晶体管134以及安置于第二n型像素装置阱152b内的复位晶体管安置于第一2×2单元像素103a到单元像素103d集合与第二2×2单元像素103e到单元像素阱152b可安置于与第一2×2单元像素103a到单元像素103d集合相对的第二2×2单元像素[0119]图25到图34示出绘示形成CMOS图像传感器的方法的布局图和/或横截面视图的一侧122形成。可通过执行蚀刻工艺以在CMOS图像传感器的感测像素的外周区域处形成浅沟工艺(etchingbackprocess)来蚀刻并暴露出衬底1[0121]如图26的横截面视图2600中所示，将第一掺杂剂植入到衬底102中以形成具有第衬底102的前侧122处的浮动扩散阱142。第一掺杂剂可包括第二掺杂类型(例如，n型掺杂二极管的第一区域，所述第一掺杂类型具有在约1014/cm3到约1018/cm3范围内的掺杂浓度。光电二极管掺杂区接触衬底102或掺杂阱以形成光电二极管104。光电二极管掺杂区110可经形成远离衬底102的前侧122。光电二极管掺杂区110可经形成以具有比STI结构112的底[0123]如图28的横截面视图2800中所示，垂直栅极沟槽2802经形成从衬底102的前侧延形成于p型区下方以改进迟滞且在读出期间得到光电二极管到浮动扩散的电极电极膜沉积在衬底102上方来形成栅极结构。栅极介电膜和栅极电极膜随后经图案化以[0125]如图30的横截面视图3000中所示，执行多种植入工艺(implantationprocess像素装置148(例如源极跟随器晶体管134、复位晶体管136和/或行选择晶体管140)的栅极前侧122延伸到衬底102的第一深度中的掺杂横向隔离区108。第二掺杂剂物质可包括第一度。掺杂横向隔离区108的实例掺杂浓度可在约1016/cm3到约1018/cm3范围内。浮动扩散阱据包括光阻的图案化的掩模层(未示出)选择性地植入衬底[0126]如图31的横截面视图3100中所示，BEOL金属化堆叠1606可形成于衬底102的前侧122上方，所述BEOL金属化堆叠包括布置在ILD层106内的多个金属内连层。在一些实施例ILD层可随后接合到操控衬底(未示出)或用于堆叠结构的任何其它功能性衬底。在一些实施例中，接合工艺可使用布置在ILD层与操控衬底之间的中间接合氧化层。在一些实施例[0127]如图32的横截面视图3200中所示，衬底102经翻转用于在与前侧122相对的背侧[0128]如图33的横截面视图3300中所示，选择性地蚀刻衬底102以在衬底102的背侧124[0129]如图34的横截面视图3400中所示，多个滤色器144可随后形成于衬底102的背侧透镜模板通过选择性蚀刻微透镜材料来形成多[0137]在动作3514处，包括布置在ILD层内的多个金属内连层的BEOL金属化堆叠可形成感器具有将光电二极管与像素装置分离的掺杂隔离结构。DTI结构包括填塞深沟槽的侧壁表面的掺杂层以及填充深沟槽的其余空间的介电层。通过形成直接地上覆DTI结构的所公上的栅极电极以及安置于所述衬底内的一对源极/漏掺杂垂直隔离区及所述掺杂横向隔离区将所述像素装置阱与所述光电二极管掺杂区分离。动扩散阱具有从所述衬底的所述前侧处的顶面到远离所述衬底的所述前侧的底面的呈梯度减小的掺杂浓度。在一些实施例中，所述的CMOS图像传感器进一步包括：浅沟槽隔离素装置的所述源极/漏极区具有底面，所述底面定位在高于所述浅沟槽隔离结构的所述底杂区下面且邻接所述第一VTX掺杂区；其中所述第二VTX掺杂区具有与所述第一VTX掺杂区管掺杂区的底面及所述深沟槽隔离结构的底[0144]在一些替代实施例中，本发明涉及一种CMOS图像传感器。图像传感器包括p型衬到所述p型衬底内的第一位置且通过栅极介电质与所述p型衬底离。p型横向隔离区安置于所述n型光电二极管区上。p型垂直隔离区从所述p型衬底的所述前侧垂直地延伸且到达所侧在像素区的外周处形成浅沟槽隔离(STI)结构以及从衬底的所述前侧形成所述像素区的移栅极结构以及在与所述掺杂垂直隔离区相对的所述垂直转移栅极结构的一侧处形成浮一侧上的所述衬底的所述前侧上形成像素装置以及形成深沟槽隔离(DTI)结构，所述深沟[0147]前文概述若干实施例的特征使得本领域的技术人员可更好地理解本发明的各方引入的实施例的相同目的和/或达成相同优势的其它工艺和结构的基础。所属领域的技术