CN113013133B 半导体装置和制造半导体装置的方法 （安靠科技新加坡控股私人有限公司）

司US2016035680A1,2016互连件将所述屏蔽件耦接到所述导电结构的所2衬底，所述衬底包括导电结构，所述导电结构具有顶侧和在所述导屏蔽互连件，所述屏蔽互连件将所述屏蔽件耦接到所述导电结构的所述第一屏蔽端其中所述导电结构包括水平延伸的系杆，水平延伸的所述系杆且所述导电结构包括与所述电子组件相邻的管所述第一屏蔽端子处于所述导电结构的系杆或引线中2.根据权利要求1所述的半导体结构，其中所述屏蔽件包括第一屏蔽层和在所述第一4.根据权利要求3所述的半导体结构，其中所述介电结构包括所述封装体的一部分作6.根据权利要求1所述的半导体结构，其中所述屏蔽件在所述封装体的侧面处接触所7.根据权利要求2所述的半导体结构，其中所述第一屏蔽层在所述封装体的侧面处包提供衬底，所述衬底包括介电结构和导电结构，所述导提供封装体，所述封装体处于所述导电结构的所述顶侧上并且接触所述电在所述封装体的顶侧和所述封装体的侧面上提供屏蔽件，其3(a)在提供所述屏蔽件于所述封装体的所述顶侧和所述封装体的所述侧面上之前，从(b)在所述封装体的所述侧面处的所述封装体中提供凹槽，其中所述凹槽包括所述封11.根据权利要求10所述的方法，其进一步包括在所述封装体的所述顶侧和所述封装12.根据权利要求10所述的方法，其进一步包括在所述封装体的所述顶侧和所述封装13.根据权利要求10所述的方法，其中所述提供屏蔽件包括在所述封装体的所述顶侧和所述封装体的侧面上提供第一屏蔽层并且在所述第一屏蔽及第二电子组件在所述管芯垫上的所述导电结封装体，所述封装体在所述导电结构的所述顶侧上并且接触所述屏蔽壁，所述屏蔽壁在所述第一电子组件与所述第二电子组件之屏蔽互连件，所述屏蔽互连件将所述屏蔽件耦接到所述导电结构的所述第一屏蔽端其中所述导电结构包括水平延伸的系杆，水平延伸的所述系杆且所述第一屏蔽端子处于所述导电结构的系杆或引线中16.根据权利要求15所述的半导体结构，其中所述屏蔽壁限定含有所述第一电子组件但不含有所述第二电子组件的第一隔室以及含有所述第二电子组件但不含有所述第一电419.根据权利要求15所述的半导体结构，其中水平延伸的所述系杆具有相对于水平延20.根据权利要求15所述的半导体结构，其中水平延伸的所述系杆具有第一分隔杆以提供第一电子组件，所述第一电子组件在所述管芯垫上的所述导电结构的所述顶侧提供封装体，所述封装体在所述导电结构的所述顶侧上并且接触所提供屏蔽壁，所述屏蔽壁在所述第一电子组件与所述第二电子组件提供屏蔽件，所述屏蔽件在所述封装体的顶侧和所述封装体的侧表提供屏蔽互连件，所述屏蔽互连件将所述屏蔽件耦接到所述导电结构的所述屏蔽端其中所述导电结构包括水平延伸的系杆，水平延伸的所述系杆且所述导电结构包括与所述第一电子组件相邻的所述管所述第一屏蔽端子处于所述导电结构的系杆或引线中25.根据权利要求24所述的方法，其中所述屏蔽壁限定含有所述第一电子组件但不含有所述第二电子组件的第一隔室以及含有所述第二电子组件但不含有所述第一电子组件在提供所述屏蔽壁之前提供凹槽于所述封装体中，并且所述屏5所述屏蔽件在所述通孔中包含将所述屏蔽件连接到所述导电结构的所述屏蔽端子的屏蔽6处于所述导电结构的所述顶侧上并且接触所述第一电子组件的一侧和所述第二电子组件7的一些元件的尺寸可以相对于其它元件放大以有助于改善对本公开所讨论的实例的理解。述彼此直接接触的两个元件或描述通过一个或多个其它元件间接连接的两介电结构和导电结构，所述导电结构具有顶侧和在所述导电结构的所述顶侧上的屏蔽端装体处于所述导电结构的所述顶侧上并且接触所述第一电子组件的一侧和所述第二电子8[0032]图1A示出了示例半导体装置10的透视图，并且图1B和1C分别示出了沿图1A的线1112b、支撑杆1113以及在支撑杆1113上的屏蔽端子1114a和在桨片1111上的屏蔽端子剂121可以位于电子组件12与衬底11之间。组件互连件13可以将电子组件12连接到定位于互连端子1112上的互连端子顶部垫1112a。组件互连件13可以将电子组件12连接到定位于桨片1111上的桨片顶部垫1111a。组件互连件13可以将定位于桨片1111上的桨片顶部垫1111a连接到定位于互连端子1112上的互连端子顶部垫1112a。屏蔽件15可以包括屏蔽层电结构111，所述导电结构具有顶侧和在导电结构111的顶侧上的第一屏蔽端子1114a或1114b。半导体结构可以包含在导电结构111的顶侧上的电子组件12和在导电结构111的顶侧和封装体的侧面上的屏蔽件15和将屏蔽件15耦接到导电结构111的第一屏蔽端子1114a结构111可以包含与电子组件12相邻的桨片1111。第一屏蔽端子1114a或1114b可以处于桨蔽端子1114a或1114b处于导电结构111的支撑杆1113或引线中的一个上。第二屏蔽端子9[0040]载体16可以包括或可以被称为背面带或引线框架带并且可以在包封工艺期间固1111的厚度可以在大约125微米(μm)到大约200μm的范围内。可以使用粘合剂121或组件互连件13将电子组件12耦接到桨片1111。桨片1111可以随后通过桨片底侧或桨片底部垫于或等于桨片1111或互连端子1112的厚度，并且支撑杆1113的底侧可以被介电结构112覆[0043]可以使用粘合剂121将电子组件12附接到桨片1111上。电子组件12可以包括或可介电结构112以及封装体14可以是彼此的一部分或者可以包括相同或连续的介电材料或12和组件互连件13来制备封装体14。封装体14的厚度可以在大约200μm到大约1500μm的范电层(a)可以在RDL衬底要电耦接到的电子装置之上逐层形成或者(b)可以在载体之上逐层形成，所述载体可以在电子装置和RDL衬底耦接在一起之后完全去除或至少部分地去除。RDL衬底可以在圆形晶圆上以晶圆级工艺逐层制造为晶圆级衬底或在矩形或方形面板载体工艺可以包含与限定相应导电再分布图案或迹线的一个或多个导电层交替堆叠的一个或多个介电层，所述导电再分布图案或迹线被配置成共同(a)将电迹线扇出电子装置的占用用可以包含光刻掩模的光图案化工艺来图案化RDL衬底的介电层，光通过所述光刻掩模暴等特征。在一些实例中，介电层可以包括预浸材料或味之素增层膜(AjinomotoBuildupFilm)(ABF)。预形成衬底可以包含永久性核心结构或载体，例如包括双马来酰亚胺三嗪(BT)或FR4的介电材料，并且介电层和导电层可以形成于永久性核心结构上。在其它实例底可以被称为印刷电路板(PCB)或层压衬底。此类预形成衬底可以通过半加成工艺或改良孔17的高度可以在大约225μm到大约1000μm的范围内。通孔17可以穿过封装体14以暴露支撑杆1113的顶侧区域。穿过封装体14暴露的支撑杆1113的顶侧区域可以被称为屏蔽端子区域的厚度可以在大约50μm到大约150μm的范围内。凹槽18(底侧18b)的宽度可以在大约17和凹槽18上。晶种层19还可以形成于支撑杆1113的由通孔17暴露的区域如屏蔽端子以通过去除通孔17或凹槽18中可能会存在的环氧树脂污迹或增加粗糙度来改善与晶种层层151限定为屏蔽互连件155A和155B。屏蔽互连件155A的高度和直径可以类似于通孔17的的位于与凹槽18的底侧18b相对应的区域上的区域可以被限定为脊突出部1511。在一些实10μm到大约20μm的范围内。屏蔽层151可以防止电磁波从外部组件传输到电子组件12或者见图1B)可以分别形成于衬底11的桨片1111的底侧和互连端子1112的底侧上。在一些实例可以提高半导体装置10的电磁干扰(EMI)屏蔽效率。因为由具有优异导电性的金属如铜制可以防止或减少屏蔽层151的氧化和腐蚀。由于屏蔽层151和152通过屏蔽互连件155A或155B中的至少一个电连接到屏蔽端子1114a或1114b，因此可以提高半导体装置10的EMI屏导电结构111的衬底11，所述导电结构具有顶侧和在导电结构111的顶侧上的屏蔽端子1114a或1114b；在导电结构111的顶侧上提供电子组件12。所述方法可以包含提供封装体述方法可以包含：在封装体14中提供通孔17，所述通孔是从封装体14的顶侧到屏蔽端子[0055]在一些实例中，屏蔽件15可以在通孔17中包含将屏蔽件15连接到导电结构111的在封装体14的顶侧和封装体14的侧表面上提供第一屏蔽层151。提供屏蔽件15的操作进一和3B所示的实例中，屏蔽互连件155A或155B可以将屏蔽层151和152电连接到屏蔽端子此屏蔽层151和152也可以接地以提高半导体装置10的EMI屏蔽效率。屏蔽互连件155B可以件155B可以形成于桨片1111的与支撑杆1113相邻的四个角处。由于桨片1111具有四个角，1113a或1113b上或处于支撑杆1113上在分隔杆1113a和1113[0058]图4A示出了示例半导体装置20的透视图，并且图4B和4C分别示出了沿图4A的线类似于本公开中描述的其它半导体装置的对应特征或元件，如半导体装置10(图1A-3B)的对应于沿图4A的线4B-4B截取的横截面视图。图5A示出了处于后期制造阶段的半导体装置仍在凹槽27的底侧27b下方。封装体14的区域的厚度可以在大约50μm到大约150μm的范围底侧27b可以提供在随后的工艺中形成屏蔽件2于封装体14中的凹槽27和位于封装体14中的通孔28上。屏蔽层251还可以形成于由通孔28通过去除凹槽27或通孔28内部可能会存在的环氧树脂污迹或增加粗糙度来增加与屏蔽层或激光束竖直地锯切屏蔽件251和衬底11来执行切割分离。在一些实例中，可以沿屏蔽层的脊2512之间的屏蔽层251并锯切与位于脊2512之间的屏蔽层251相对应的衬底11来执行27a上的屏蔽层251的脊2512在侧向上突出更远。脊突出部2511的宽度可以在大约100μm到[0065]图6A示出了示例半导体装置30的透视图，并且图6B和6C分别示出了沿图6A的线类似于本公开中描述的其它半导体装置的对应特征或元件，如半导体装置20(图4A-5D)的对应于沿图6A的线6B-6B截取的横截面视图。图7A示出了处于后期制造阶段的半导体装置还可以形成于通由通孔28暴露的屏蔽端子1114a的区域上。晶种层19可以由金属制成。例的位于与凹槽27中的每个凹槽的底侧27b相对应的区域上的区域可以被限定为脊突出部度可以在大约10μm到大约20μm的范围内。屏蔽层151可以防止电磁波从外部组件传输到电子组件12或者可以防止电磁波从电子组件12传输到14上的屏蔽层151、位于凹槽27上的屏蔽层151和填充通孔28的屏蔽层151上。在一些实例的厚度可以在大约10μm到大约20μm的范围内。屏蔽层152可以防止屏蔽层151被氧化或腐切位于相对的脊1512之间的屏蔽层151和152并锯切与位于脊1512之间的屏蔽层151和152撑杆1113的屏蔽互连件355可以包含至少一个或多个屏蔽互连件。由于支撑杆1113可以从桨片1111的四个角对角地延伸出去，因此屏蔽互连件355也可以在与支撑杆1113相对应的沿两个方向分隔的分隔杆1113a和1113b。屏蔽互连件355a和355b可以分别形成于分隔杆可以处于支撑杆1113上或可以是所述支撑杆的一部分，屏蔽端子1114b可以处于桨片1111上或可以是所述桨片的一部分，或者屏蔽端子1114c可以处于互连端子1112上或可以是所[0073]图10A到10D示出了用于制造示例半导体装置40的示例方法的横截面视图。图10A连件455可以形成于支撑杆1113的屏蔽端子1114a与桨片1111的屏蔽端子1114b之间。屏蔽455的第二端可以缝线接合到屏蔽端子1114a，因此屏蔽互连件455的环路高度可以在与屏子1114b，并且屏蔽互连件455的第二端可以缝线接合到屏蔽端子1114a，因此屏蔽互连件455的环路高度可以在与屏蔽端子1114b相邻处最大。屏蔽互连件455的环路高度可以在大约50μm到大约300μm的范围内并且直径可以在大约10μm到大约50μm的范围内。屏蔽互连件455可以在随后的工艺中分隔为两个屏蔽互连件455A和455B并且可以分别电连接到屏蔽层顶侧(在凹槽27的底侧27b处)延伸到屏蔽端子1114a或1114c来在封装体14中限定通孔。每凹槽27的底侧27b下方的区域的厚度可以在大约50μm到大约150μm的范围内。凹槽27(底侧连件455A的边缘并且可以电连接到通过凹槽27的侧面27a暴露的屏蔽互连件455B的边缘。污以通过去除凹槽27内部可能会存在的环氧树脂污迹或增加粗糙度来改善与屏蔽层251的的脊2512之间的屏蔽层251并锯切与位于脊2512之间的屏蔽层251相对应的衬底11来执行1111和支撑杆1113。连接到桨片1111和支撑杆1113的屏蔽互连件455可以设置有至少一个连件455可以连接在分隔杆1113a与桨片1111之间，第二端屏蔽互连件455可以连接在分隔[0080]图12A-12B示出了示例半导体装置50的横截面视图。半导体装置50的特征或元件半导体装置50可以类似于半导体装置40(图9A-11B)，图12A的视图可以对应于图9B的各方[0083]隔室58和59可以通过屏蔽壁56来界定或者通过所述屏蔽壁彼此基本上EMI屏蔽。屏蔽壁56可以定位于隔室58与59之间以及电子组件12与电子组件52之间并且可以接触屏它方式施加在封装体14以及屏蔽壁56的[0085]图13A-13B示出了示例半导体装置60的横截面视图。半导体装置60的特征或元件半导体装置60可以类似于半导体装置50(图12A-12B)或半导体装置20(图4A-5D)，图13A的且屏蔽互连件255可以将脊突出部2511电连接到衬底11的屏[0088]隔室58和59可以通过屏蔽壁56来界定或者通过所述屏蔽壁彼此基本上EMI屏蔽。屏蔽壁56可以定位于隔室58与59之间以及电子组件12与电子组件52之间并且可以接触屏它方式施加在封装体14以及屏蔽壁56的中，封装体14可以处于导电结构111的顶侧上并且接触第一电子组件12的一侧和第二电子[0091]半导体装置60可以包含在封装体14的顶侧上并且在封装体14的侧表面上的屏蔽置60还可以包含将屏蔽件65耦接到导电结构111的屏蔽端子1114a的屏蔽互连件255。在一本公开将包含落入所附权利要求的范围内的所有