CN113113361B 半导体器件及其形成方法 （台湾积体电路制造股份有限公司）

US2018308766A1,2018.10.25隔和第二沟道层之间的间隔中合并。方法还包沟道层之间的间隔和第二沟道层之间的间隔中在n型区域中的栅极介电层周围和p型区域中的栅极介电层和牺牲层上方形成n型功函金属层。本申请的实施例还涉及半导体器件及其形成方2提供具有p型区域和n型区域的结构，所述p型区域具有第一沟道层，所在所述第一沟道层周围和所述第二沟道层周围在所述p型区域和所述n型区域中的所述栅极介电层周围形成牺蚀刻所述牺牲层，从而使得仅所述牺牲层的位于所述第一沟形成覆盖所述p型区域并且暴露所述n型区域的第在去除所述第一掩模之后，在所述n型区域中的所述栅极介电层所述方法还包括形成p型功函金属层；其中，在形成所述n型功在形成所述n型功函金属层之后，形成覆盖所述n型区域并且暴露所述p型区域的第二在去除所述第二掩模之后，在所述n型区域中的所述n型功函金属层上方和在所述p型在所述n型区域和所述p型区域中的所述p型功函金属在从所述p型区域去除所述n型功函金属层之前或同时，从所述p型区域去除所述钝化6.根据权利要求4所述的方法，其中，所述钝化层在所述第二沟道层之间的间隔中合3提供具有位于p型区域中的第一沟道层和位于n型区域中的第二沟道层的结在所述第一沟道层周围和所述第二沟道层周围蚀刻所述牺牲层，从而使得仅所述牺牲层的位于所述第一沟形成覆盖所述p型区域并且暴露所述n型区域的第在去除所述第一掩模之后，在所述n型区域中的所述高k介电层周围以及在所述p型区所述方法还包括形成p型功函金属层；其中，在形成所述n型功11.根据权利要求10所述的方法，其中，所述n型功函金属层包括TiAlC、TiAl、TiC、在去除所述第二掩模之后，在所述n型区域中的所述n型功函金属层上方和在所述p型在形成所述高k介电层之前，在所述第一沟道层周围并且在所述第二沟道层周围形成p型功函金属层，位于所述第一沟道层周围的所述栅极介电420.根据权利要求16所述的半导体器件，其中，5全环栅(GAA)器件，其包括可以在沟道区域周围部分或完全延伸以提供至位于至少两侧上GAA器件(包括与p-金属栅极共用边界的n-金属栅极)的栅极结构时出现了挑战，已观察到中的所述栅极介电层周围和在所述p型区域中的所述栅极介电层和所述牺牲层上方形成n型区域中的第一沟道层和位于n型区域中的第二沟道层的结构；在所述第一沟道层周围和6之间的间隔中和所述第二沟道层之间的间隔中的部分保留；形成覆盖所述p型区域并且暴周围以及在所述p型区域中的所述高k介电层和所述牺牲层上方形成n型功函金属层；以及一沟道层周围的所述栅极介电层周围并且位于所述n型功函金与图1A和图1B中的方法相关联的那些)[0014]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实7(或栅极图案化)对于GAA器件颇具挑战。用于栅极图案化的考虑因素包括由n型和p型功函是提供减小Vt变化并且与现有CMOS工艺流程兼容的栅[0017]图1A和图1B是根据本发明的各个方面的用于制造多栅极器件的方法100的流程漏极(S/D)部件之间的第一沟道半导体层(或第一沟道层)以及悬在n型器件区域中的一对n隙、第一沟道层和衬底之间的间隙以及第二沟道层和衬底之间的间隙中的牺牲层的部分[0019]在操作110中，形成覆盖p型器件区域中的结构并且暴露n型器件区域中的结构的[0020]在操作116中，在p型器件区域和n型器件区域中的栅极介电层上方的栅极沟槽中8[0021]在操作120中，形成覆盖n型器件区域中的结构并且暴露p型器件区域中的结构的型器件区域和p型器件区域中的p型功函层和可选的PMG钝化上方的栅极沟槽中形成块状金以形成没有n型功函层的任何残留的p金属栅极，从而提高了p型GAA晶体管中的Vt均匀性。换或取消所描述的步骤中的一些。随后的讨论示出了可以根据方法100制造的基于纳米膜面在各个制造阶段(诸如与图1A和图1B中的方法100相关联的那些)的多栅极(或多栅极)器9决于器件200的设计要求。在所描述的实施例中，衬底202包括p型掺杂区域204A(例如，p[0026]器件200还包括位于n型器件区域240-1中的n型源极/漏极部件260A和位于p型器[0027]器件200还包括悬在n型器件区域240-1中的一对源极/漏极部件260A之间的半导体层215的堆叠件以及悬在p型器件区域240-2中的一对源极/漏极部件260B之间的另一半件的晶体管沟道，并且位于p型器件区域240-2中的半导体层215的堆叠件用作用于p型GAA个或多个光刻工艺将半导体层堆叠件图案化为在衬底202之上突出的鳍形状。在形成栅极[0028]位于n型器件区域240-1中的沟道层215由间隙277A彼此分隔开并且与衬底202分隔开。位于p型器件区域240-2中的沟道层215由间隙277B彼此分隔开并且与衬底202分隔区域240-2中沿z方向的沟道层215之间限定间隔s2。间隔s1和间隔s2分别与间隙277A和间是本发明考虑了长度l1与长度l2不同和/或宽度w1与宽度w2不同的实施例。在一些实施例常是指以允许金属栅极物理接触沟道层的至少两侧的方式悬挂的沟道层，并且在GAA晶体[0030]器件200还包括与源极/漏极部件260A、260B相邻的栅极间隔件247。栅极间隔件[0031]器件200还包括位于隔离部件230、外延源极/漏极部件260A、260B和栅极间隔件或其他合适的方法)形成。FCVD工艺可以包括在器件200上方沉积可流动材料(诸如液体化O3O32O5BaTiO333N4[0033]在操作106中，方法100(图1A)在栅极介电层279上方形成牺牲层(或伪硬掩模)(围绕)位于n型器件区域240-1和p型器件区域240-2中的沟道层215。可以通过本文所述的层284。牺牲层284的厚度配置为填充位于n型器件区域240-1中的相邻沟道层215之间的间隙277A的任何剩余部分和位于p型器件区域240-2中的相邻沟道层215之间的间隙277B的任[0034]牺牲层284包括与高k介电材料不同的材料，以在蚀刻工艺期间实现牺牲层284和性蚀刻牺牲层284。牺牲层284的材料也与n型功函金属层(诸如图9B中的n型功函金属层介电材料(诸如ILD层270的低k介电材料)之间的蚀刻选择性，从而使得可以最小限度(至分去除牺牲层284，并且牺牲层284的剩余部分变成位于n型器件区域240-1和p型器件区域[0036]在一些实施例中，操作108中的湿蚀刻工艺实施基于NH4O2O2和H2O的混合物)、H2O2或臭氧化去离子(DI)水(DI-O3)实施蚀剂材料(并且因此可以称为图案化的抗蚀剂层和/或图案化的光刻胶层)。在一些实施例沟道层215之间以及沟道层215和衬底202之间的间隙277A。这允许n型器件区域240-1中的施例中，n型功函金属层340包括铝。例如，n型功函金属层340包括TiAl、TiAlC、TaAlC、个，并且填充n型器件区域240-1中的相邻沟道层215之间以及沟道层215和衬底202之间的[0043]在n型功函金属层340完全填充n型器件区域240-1中的相邻沟道层215之间以及沟有包裹位于n型器件区域240-1(例如，图10B)中的沟道层215中的每个的钝化层342通常提过开口346暴露包括p型器件区域240-2的p型GAA晶体管区域。掩模345包括与牺牲部件用光掩模实施曝光工艺，实施后曝光烘烤工艺以及在显影剂溶液中显影曝光的抗蚀剂层。在显影之后，图案化的抗蚀剂层(例如，图案化的掩模345)包括与光掩模对应的抗蚀剂图3和/或C2F624和/或BCl3或CHBR3[0049]在一些实施例中，可以将操作122和124组合成蚀刻钝化层342和n型功函金属层位于p型器件区域240-2中的开口346暴露栅极介电层279(包括高k介电层282和界面层280)[0050]转至图14A至图14D，在操作126中，方法100(图1B)通过开口346从p型器件区域除位于p型器件区域240-2中的沟道层215之间以及沟道层215和衬底202之间的牺牲部件隙277B再出现在p型器件区域240-2中的相邻沟道层215之间以及沟道层215和衬底202之有高蚀刻选择性的蚀刻溶液。在一些实施例中，蚀刻溶液表现出约10至约100的蚀刻选择合适的湿蚀刻参数或它们的组合)以确保完全去除p型器件区域240-2中的牺牲部件284’。随后沉积至间隙277B中的p型功函金属层中。没有这样的残留物提高了p型GAA器件中的Vt介电层279(在这个实施例中包括层280和282)上方以及在n型器件区域240-1中的n型功函金属层340和钝化层342上方形成p型功函金属层300。具体地，p型功函金属层300包裹(围绕)位于p型器件区域240-2中的每个沟道层215，并且填充相邻沟道层215之间以及沟道层2222于n型和p型器件区域的边界处的隔离部件230之上的p型功函金属层300的阶梯301。阶梯301的高度(从位于n型器件区域240-1中的阶梯301的上表面至位于p型器件区域240-2中的p型功函层300上方可选地(例如，通过ALD)形成钝化层(或阻挡层)352(例如，图18B中所包括阻挡和/或减小栅极层(诸如块状金属层350和p型功函金属层300)之间的扩散的材料。200配置为具有两个不同的金属栅极部分(位于n型器件区域240-1中的n金属栅极360A和位函金属层300和块状金属层350之间的块状金属层350和钝化层352。钝化层352可以包括与[0057]图18C示出了其中n型功函金属层340完全填充n型器件区域240-1中的相邻沟道层之间的间隔。图19B所示的实施例对应于图18C中所示的实施例。图19C更详细示出了沿图道层215悬在一对源极/漏极部件260B之间并且连接至该对源极/漏极部件260B。内部间隔件255垂直设置在沟道层215之间，并且横向设置在源极/漏极部件260B和p金属栅极360B层270和栅极结构360A、360B上方)形成类似于ILD层270和/或CESL层的一个或多个ILD层。与n型GAA晶体管和p型GAA晶体管(具体地，外延源极/漏极部件260A、260B)的栅极结构还包括：在n型区域中的栅极介电层周围和在p型区域中的栅极介电层和牺牲层上方形成n还包括：在n型区域和p型区域中的p型功函金属层上方形成栅电极。在另一进一步实施例沟道层和位于n型区域中的第二沟道层的结构；在第一沟道层周围和第二沟道层周围形成在n型区域中的高k介电层周围以及在p型区域中的高k介电层和牺牲层上方形成n型功函金型区域中的n型功函金属层上方和在p型区域中的高k介电层周围形成p型功第一沟道层周围的栅极介电层周围并且位于n型功函域中的所述栅极介电层周围和在所述p型区域中的所述栅极介电层和所述牺牲层上方形成所述n型功函金属层上方和在所述p型区域中的所述栅极介电层周围形成p型功函金属层。型区域和所述所述p型区域中的所述n型功函金属层上方形成钝化层；以及在从所述p型区型区域中的第一沟道层和位于n型区域中的第二沟道层的结构；在所述第一沟道层周围和之间的间隔中和所述第二沟道层之间的间隔中的部分保留；形成覆盖所述p型区域并且暴周围以及在所述p型区域中的所述高k介电层和所述牺牲层上方形成n型功函金属层；以及在所述第二沟道层之间的间隔中合并。在一些实施例中，所述n型功函金属层包括TiAlC、施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人