CN113169174B 具有扩展的源极线finfet的基于finfet的分裂栅极非易失性闪存存储器及其制造方法 （硅存储技术股份有限公司）

2021.06.02PCT/US2019/04630620WO2020/117330EN2020.06.11US2008303079A1,2008.12.11US2016064398A1,2016.03.03具有扩展的源极线FINFET的基于FINFET的在该第一鳍和该第二鳍中的每者中限定在其间分延伸。字线栅极沿着该沟道区的第二部分延2述鳍中的每个鳍包括彼此相对并且终止于顶表面的第一侧表面和所述多个鳍中的第一鳍具有在第一方向上延伸所述多个鳍中的第二鳍具有在所述第一方向上延伸所述多个鳍中的第三鳍具有在垂直于所述第一方向的第二方向上延伸第一源极区和第一漏极区，所述第一源极区和所述第一漏极区在所述第一鳍中间隔第二源极区和第二漏极区，所述第二源极区和所述第二漏极区在所述第二鳍中间隔浮动栅极，所述浮动栅极侧向设置在所述第一鳍和所述第二栅极沿着所述第一沟道区的第一部分和所述第二沟道区的第一部分延伸并与所述第一沟道区的第一部分和所述第二沟道区的第一部字线栅极，所述字线栅极沿着所述第一沟道区的第二分延伸并与所述第一沟道区的第二部分和所述第二擦除栅极，所述擦除栅极包括第一部分和第二部分，所述第一部分设2.根据权利要求1所述的存储器设备，其中所述字线栅极沿着所述第一鳍的所述第一侧表面和所述第二侧表面以及所述顶表面延伸并且与所述第一鳍的所述第一侧表面和所表面以及所述顶表面延伸并且与所述第二鳍的所述第一侧表面和所述第二侧表面以及所4.根据权利要求1所述的存储器设备，其中所述浮动栅极通过具有第一厚度的第一绝5.根据权利要求1所述的存储器设备，其中所述擦除栅极包括面向所述浮动栅极的上6.根据权利要求1所述的存储器设备，其中所述字3述鳍中的每个鳍包括彼此相对并且终止于顶表面的第一侧表面和所述多个鳍中的第一鳍各自具有在列方向上延伸所述多个鳍中的第二鳍各自具有在垂直于所述列方向的行方向上延伸多个存储器单元，所述多个存储器单元在所述衬底第一源极区和第一漏极区，所述第一源极区和所述第一漏置在所述一个第一鳍与所述第二鳍中的一个第二鳍的第二源极区和第二漏极区，所述第二源极区和所述第二漏极区极区设置在所述另一个第一鳍和所述一个第二鳍的浮动栅极，所述浮动栅极侧向设置在所述一个第一鳍与所第一部分延伸并与所述第一沟道区的第一部分和所述第二沟道区的第字线栅极，所述字线栅极沿着所述第一沟道区的第二分延伸并与所述第一沟道区的第二部分和所述第二擦除栅极，所述擦除栅极包括第一部分和第二部分，所述第一部分设所述字线栅极沿着所述一个第一鳍的所述第一侧表面和所述第二侧表面以及所述顶表面且沿着所述另一个第一鳍的所述第一侧表面和所述第二侧表面以及所述顶表面延伸并且与所述另一个第一鳍的所述第一侧表面和所述第二侧表面以及所述10.根据权利要求7所述的存储器设备，其中对于所述存储器单元中的每个存储器单有第三厚度的第三绝缘体与所述一个第二鳍的所述第一侧表面绝缘，其中所述第一厚度、11.根据权利要求7所述的存储器设备，其中对于所述存储器单元中的每个存储器单412.根据权利要求7所述的存储器设备，其中对于所述存储器单元中的每个存储器单元，所述字线栅极由金属材料形成并且通过高K介电材料与所述第一沟道区和所述第二沟多条擦除栅极线，每条擦除栅极线电连接到一行所述多个鳍中的第一鳍具有在第一方向上延伸所述多个鳍中的第三鳍具有在垂直于所述第一方向的第二方向上延伸在所述第一鳍中形成间隔开的第一源极区和第一漏极区，其区沿着所述第一鳍的所述顶表面和所述相对的侧表面在所述第一源极区和所述第一漏极在所述第二鳍中形成间隔开的第二源极区和第二漏极区，其区沿着所述第二鳍的所述顶表面和所述相对的侧表面在所述第二源极区和所述第二漏极形成浮动栅极，所述浮动栅极侧向设置在所述第一鳍和所述第二鳍之间浮动栅极沿着所述第一沟道区的第一部分和所述第二沟道区的第一部分延伸并与所述第一沟道区的第一部分和所述第二沟道区的第形成字线栅极，所述字线栅极沿着所述第一沟道区的第二部二部分延伸并与所述第一沟道区的第二部分和所述第二沟道及形成擦除栅极，所述擦除栅极包括第一部分和第二部分，所15.根据权利要求14所述的方法，其中所述字线栅极沿着所述第一鳍的所述第一侧表面和所述第二侧表面以及所述顶表面延伸并且与所述第一鳍的所述第一侧表面和所述第以及所述顶表面延伸并且与所述第二鳍的所述第一侧表面和所述第二侧表面以及所述顶5形成电连接到所述第一漏极区和所述第二漏极区17.根据权利要求14所述的方法，其中所述浮动栅极通过具有第一厚度的第一绝缘体18.根据权利要求14所述的方法，其中所述擦除栅极的所述形成包括在所述擦除栅极所述多个鳍中的第一鳍各自具有在列方向上延伸所述多个鳍中的第二鳍各自具有在垂直于所述列方向的行方向上延伸形成多个存储器单元，所述多个存储器单元在所述衬底上布置成在所述第一鳍中的一个第一鳍中形成间隔开的第一源极区和第个第一鳍的第一沟道区沿着所述一个第一鳍的所述顶表面和所述相对的侧表面在所述第在所述第一鳍中的另一个第一鳍中形成间隔开的第二源极另一个第一鳍的第二沟道区沿着所述另一个第一鳍的所述顶表面和所述相对的侧表面在形成浮动栅极，所述浮动栅极侧向设置在所述一个第一鳍与所述另一区的第一部分延伸并与所述第一沟道区的第一部分和所述第二沟道区的第形成字线栅极，所述字线栅极沿着所述第一沟道区的第二部二部分延伸并与所述第一沟道区的第二部分和所述第二沟道及形成擦除栅极，所述擦除栅极包括第一部分和第二部分，所字线栅极沿着所述一个第一鳍的所述第一侧表面和所述第二侧表面以及所述顶表面延伸着所述另一个第一鳍的所述第一侧表面和所述第二侧表面以及所述顶表面延伸并且与所6述另一个第一鳍的所述第一侧表面和所述第二侧表面以及所述形成电连接到所述第一漏极区和所述第二漏极区擦除栅极的所述形成包括在所述擦除栅极中形成面向所述浮动栅极的字线栅极由金属材料形成并且通过高K介电材料与所述第一沟道区和所述第二沟道区绝形成多条控制栅极线，每条控制栅极线电连接到一行所述存储器单元的所述控制栅形成多条擦除栅极线，每条擦除栅极线电连接到一行所述存储器单7[0002]本申请要求于2018年12月3日提交的名称为“具有扩展的源极线FINFET的基于FINFET的分裂栅极非易失性闪存存储器及其制造方法(FINFET-BasedSplitGateNon-volatileFlashMemoryWithExtendedSourceLineFINFET,andMethodof擦除存储器单元(通过从浮动栅极移除电子)以及读取存储器单元(通过测量或检测浮动栅出了鳍式场效应晶体管型的结构。在鳍式场效晶体管型结构中，半导体衬底材料的鳍形构道区的表面宽度会增加，因此增加电流而不牺牲更多的半导体基板面，从而减少沟道区的效晶体管非易失性存储器结构的一些示例包括美国专利号7,423,310、7,410,913、8,461,640和9,634,018。然而，这些现有技术鳍式场效晶体管结构已经公开了使用浮动栅极作为或者使用对于具有多于2个栅极的存储器单元而言过于简单或对于所讨论的栅极数量而言过于复杂的其他存储器单元配置。非晶硅膜沉积和掺杂技术是复杂的，并且通常遭受掺杂不足和不均匀以及结构不均匀性。超薄多晶硅浮动栅极中的弹道电子传输导致编程问题(难以在超薄浮动栅极中捕获热电子)。控制栅极在浮动栅极顶部的集成导致厚多晶硅堆叠对高级CMOS技术(CMP平坦化步骤8与选择单元共享相同位线的未选择单元的高[0008]上述问题通过存储器设备来解决，该存储器设备包括半区沿着该第一鳍的该顶表面和该相对的侧表面在该第一源极区和该第一漏极区之间延伸，着该第一沟道区的第二部分和该第二沟道区的第二部分延伸并与该第一沟道区的第二部沟道区沿着该一个第一鳍的该顶表面和该相对的侧表面在该第一源极区和该第一漏极区之间延伸，其中该第一源极区设置在该一个第一鳍与该第二鳍中的一个第二鳍的相交部9第一部分设置在该第一源极区和该第二源极区上方并且与该第一源极区和该第二源极区[0010]一种形成存储器设备的方法包括在半导体衬底的上表面中形成多个向上延伸的区沿着该第二鳍的该顶表面和该相对的侧表面在该第二源极区和该第二漏极区之间延伸，[0011]一种形成存储器设备的方法包括在半导体衬底的上表面中形成多个向上延伸的极侧向设置在该一个第一鳍与该另一个第一鳍之间并与该一个第一鳍和该另一个第一鳍该第一沟道区的第一部分和该第二沟道区的第一部分延伸并与该第一沟道区的第一部分分和该第二沟道区的第二部分延伸并与该第一沟道区的第二部分和该第二沟道区的第二[0013]图1A至图1C是示出了形成本发明的分裂栅极非易失性存储器单元的步骤的侧截[0014]图1D至图1X是示出了形成本发明的分裂栅极非易失性存储器单元的步骤的透视[0020]在硬掩模材料20上形成光致抗蚀剂22。然后通过掩蔽步骤致抗蚀剂的部分以暴露下层材料的选择性部分(即，在这种情况下为下层硬掩模材料20的物)的光致抗蚀剂条。然后使用氧化物蚀刻移除光致抗蚀剂曝光留下的那些氧化物间隔物沟槽28/29蚀刻到衬底10的暴露部分中，其中衬底10的薄鳍30在相邻成对的沟槽28/29之鳍30/32包括彼此相对并且终止于顶表面(其上设置有氧化物12)的硅块42仅部分地沿着紧邻鳍30/32的相交部的沟槽29的长度延伸)，如图1K所示(在光致抗CMP平坦化(使用多晶硅块42作为抛光停止部)用于用氧化物侧向包围多晶硅块42，如图1M在ONO层46上形成多晶硅层48。使用掩蔽步骤用光致抗蚀剂覆盖除了在鳍32上方延伸的条[0026]使用氧化物蚀刻移除间隔物50(其在植入鳍32以形成源极区52期间用作对鳍30的从而得到设置在多晶硅块48a的一侧上(在鳍32和源极区52上方)的多晶硅块66和设置在多然后执行掩蔽工艺以用光致抗蚀剂覆盖除多晶硅块68的一部分(但不是全部)之外的结构。然后使用蚀刻移除氧化物层72、无定形碳层70和多晶硅块68的暴露部分(保持多晶硅块68的最靠近多晶硅块42和48a的部分完整)。在鳍30的通过蚀刻暴露的部分中执行n型漏极扩多晶硅块68的暴露侧壁形成氮化物或低K材料间隔物74。使用氧化物蚀刻移除鳍30的与氮化物间隔物74相邻的部分上的氧化物并暴露该部分。鳍30的暴露部分经受硅碳(SiC)的外移除氧化物80的在氮化物层78的平坦部分顶部上的部分(即，使用氮化物78作为CMP停止刻来移除多晶硅块68。在该结构上方形成高K介电材料(即，介电常数K大于氧化物诸如括适当的金属栅极叠堆)。使用蚀刻移除金属层和绝缘层84的除了与多晶硅块42侧向相邻[0030]氮化物88沉积在该结构上(包括沉积在金属块86上方)，然后进行CMP以使顶表面[0031]图2是在鳍30中的一个鳍与鳍32中的一个鳍的相交部处形成的存储器单元2的结仅一侧上以及鳍32的仅一侧上(与鳍30和32相交的地方相邻)。控制栅极48a设置在鳍30上并且设置在浮动栅极42的一部分上方，并且包括面向浮动栅极42的上拐角的凹口66a以提的另一部分的导电性由侧向设置成与其相邻的浮动栅极42控电流将是图3的左手鳍30上的沟道区93中的电流加上图3的右手鳍30上的沟道区93中的电栅极86形成为在行方向上延伸并形成一行存储器单元2的字线栅极86的连续线(字线)。类似地，控制栅极48a形成为在行方向上延伸并形成一行存储器单元2的控制栅极48a的连续构成一行存储器单元2的源极区52的至少一部分的连续线。擦除栅极66形成为在行方向上96形成在未被擦除栅极66覆盖的区域中的源极线区52的顶部上(参见图5中的带状单元)。每个存储器单元2的沟道区93中的每个沟道区沿着鳍30中的一个鳍的相对侧表面和顶表面两者延伸以用于更好的沟道区控制。一行存储器单元2的源极区52形成为鳍32中与鳍30相尺寸以及因此存储器单元2的存储器阵列可以显著减小。擦除栅极66设置在源极线上方[0035]浮动栅极42具有定位在由两个竖直延伸的鳍30与水平延伸的鳍32相交的形成的浮动栅极42与鳍30和鳍32两者绝缘(即，此绝缘在浮动栅极与所有三个鳍之间具有均匀的厚度)。通过将浮动栅极42中的至少一些嵌入与相邻鳍30彼此绝缘的隔离绝缘材料(氧化0.5-1.1V0.5-1.2V0.5-2.5V5.5-13.5V0.5-2.5V3.5-5.5V8.5-15.5V3.5-5.5V0.5-1.1V0.5-1.2V0.5-2.5V5.5-13.5V0.5-2.5V3.5-5.5V3.5-5.5V上的电子将通过福勒-诺德海姆(Fowler-Nordheim)隧穿穿过居间绝缘隧穿到擦除栅极66。在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。