CN113206095B 存储器装置及其制造方法 （台湾积体电路制造股份有限公司）

US2004130947A1,2004.0本发明实施例提供一种存储器装置及其制造方法。存储器装置包含第一分离栅极存储单分离栅极存储单元还包含邻近于第一浮动栅极选择栅极的顶部表面的一部分上方的接触件蚀2第一自对准漏极区接触件，纵向延伸至所述第一漏极区并经3.根据权利要求2所述的存储器装置，更包括位于所述第一存储堆叠与所述第二存储6.根据权利要求5所述的存储器装置，更包括与所述第二漏极区接触的第二自对准漏件蚀刻停止层、所述第三接触件蚀刻停止层及所述第四接触件蚀刻停止层各自包括氮化3及侧向接触所述第二选择栅极以及所述第二接触其中所述自对准漏极接触件在位于所述第一选择栅极和所述第二选择栅极上方的所述第一接触件蚀刻停止层和所述第二接触件蚀刻停止层中的每一者处具有轮廓不连续性，择栅极和所述第二选择栅极上方的所述第一接触件蚀刻停止层和所述第二接触件蚀刻停件蚀刻停止层和所述第二接触件蚀刻停止层下方，并且所述第一部分比所述第二部分更13.根据权利要求12所述的存储器装置，其中所述自对准漏极接触件的所述第二部分14.根据权利要求13所述的存储器装置，其中所述自对准漏极接触件的所述第一部分4极接触件具有位于所述接触件蚀刻停止层上方的第一部分以及位于所述接触件蚀刻停止主侧壁间隔件，将所述漏极接触件的所述第二部分与16.根据权利要求15所述的存储器装置，其中所述漏极接触件的所述第二部分具有垂19.根据权利要求15所述的存储器装置，更包括位于所述衬底的外围区中的逻辑晶体在衬底上形成至少两个分离栅极存储单元，所述至少两个分离选择栅极，邻近于所述一对存储堆叠中的每一者，所述选择栅极位在所述至少两个分离栅极存储单元上方图案化硬掩模层，以在各向异性地蚀刻所述层间介电层和位于所述至少两个分离栅极存储单元之间的所述22.根据权利要求21所述的制造存储器装置的方法，更包括在所述漏极接触件通孔中23.根据权利要求22所述的制造存储器装置的方法，其中所述漏极接触件具有轮廓不连续性，其中所述漏极接触件的下部部分的直径比所述漏极接触件的上部部分的直径更24.根据权利要求21所述的制造存储器装置的方法，更包括使用所述硬掩模层在所述至少两个分离栅极存储单元之间形成自对准漏极区以与25.根据权利要求24所述的制造存储器装置的方法，其中所述自对准漏极区是通过使526.根据权利要求24所述的制造存储器装置的方法，其中所述自对准漏极区是通过在位于所述至少两个分离栅极存储单元之间的区域中沉积金属以及使所述金属与所述衬底6[0002]半导体集成电路(integratedcircuit；IC)行业在过去几十年已经历了指数增[0003]超快闪技术使设计师能够通过使用分离栅极(split-gate)闪存存储单元来创建7[0008]图1是根据一些实施例的分离栅极闪存存储单元(split-gateflashmemory[0009]图2是示出根据一些实施例的用于制造半导体装置的方法中的形成隔离特征的步[0010]图3是示出根据一些实施例的用于制造半导体装置的方法中的形成隧穿介电层和[0011]图4是示出根据一些实施例的用于制造半导体装置的方法中的形成阻挡介电层、[0012]图5是示出根据一些实施例的用于制造半导体装置的方法中的图案化控制栅极的[0013]图6是示出根据一些实施例的用于制造半导体装置的方法中的在控制栅极上形成[0014]图7是示出根据一些实施例的用于制造半导体装置的方法中的图案化浮动栅极的[0015]图8是示出根据一些实施例的用于制造半导体装置的方法中的形成栅极间介电层[0016]图9是示出根据一些实施例的用于制造半导体装置的方法中的形成共源极[0017]图10是示出根据一些实施例的用于制造半导体装置的方法中的形成选择栅极介[0018]图11是示出根据一些实施例的用于制造半导体装置的方法中的形成导电层的步[0019]图12是示出根据一些实施例的用于制造半导体装置的方法中的图案化导电层以[0020]图13是示出根据一些实施例的用于制造半导体装置的方法中的沉积硬掩模的步[0021]图14是示出根据一些实施例的用于制造半导体装置的方法中的形成选择栅极的[0022]图15是示出根据一些实施例的用于制造半导体装置的方法中的形成主侧壁间隔[0023]图16是示出根据一些实施例的用于制造半导体装置的方法中的形成漏极区的步[0024]图17是示出根据一些实施例的用于制造半导体装置的方法中的形成接触件蚀刻停止层以及在存储区上方沉积和图案化氧化物层[0025]图18是示出根据一些实施例的用于制造半导体装置的方法中的在存储区上方沉8[0028]图21是示出使用经图案化的氧化物硬掩模层来图案化硬掩模层的步骤的竖直横[0029]图22是示出根据一些实施例的用于制造半导体装置的方法中的在存储区上方沉[0030]图23是示出根据一些实施例的用于制造半导体装置的方法中的形成栅极介电层、[0031]图24是示出根据一些实施例的用于制造半导体装置的方法中的图案化栅极电极[0032]图25是示出根据一些实施例的用于制造半导体装置的方法中的在栅极堆叠上形[0033]图26是示出根据一些实施例的用于制造半导体装置的方法中的形成间隔件的步[0034]图27是示出根据一些实施例的用于制造半导体装置的方法中的形成源极/漏极区[0035]图28是示出根据一些实施例的用于制造半导体装置的方法中的平坦化衬底的外[0036]图29是示出根据一些实施例的用于制造半导体装置的方法中的形成接触件的步各种实例中重复附图标记和/或字母。此重复是出于简化和清楚的目的并且本身并不规定 或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使9[0041]图1示出根据一些实施例的ESF3存储单元(MC1和MC2)，或称为“第三代超级闪存[0042]在各分离栅极单元SGMC1、SGMC2内，浮动栅极FG可设置在分离栅极单元SGMC1、动栅极FG和/或控制栅极CG的侧壁之间)。擦除栅极EG可设置在分离栅极单元SGMC1与分离成在其浮动栅极FG上存储可变电荷电平(variablechargelevel)，其中此电荷的电平对使得所存储的电荷/数据在不通电的情况下持续存在。[0043]典型的闪存存储单元使用浮动栅极FG以通过电荷存在或不存在来存储位元[0044]本公开的实施例涉及具有自对准接触件的闪存存储结构和制造这些闪存存储结构的方法。具体地说，在自对准工艺中，在分离栅极存储单元SGMC1、分离栅极存储单元SGMC2的制造中可使用硬掩模以形成接触件蚀刻停止层。接触件蚀刻停止层的存在可减少通过选择性蚀刻工艺形成的分离栅极存储单元SGMC1与分离栅极存储单元SGMC2之间的漏形成的EFS3存储单元的分离栅极存储单元相比，通过使用自对准工艺来制造漏极接触件，[0045]图2到图26是根据一些实施例的用于制造半导体装置的方法100的不同阶段的竖覆于块状硅的硅锗层、上覆于块状硅锗的硅层或绝缘体上半导体(semiconductor-on-[0047]衬底210可包含形成于衬底210中的隔离特征(例如，浅沟槽隔离结构)IF1和隔离且通过使用各向异性蚀刻工艺将光刻胶层中的图案转移到衬底210的上部部分中，从而穿使用选择性区域化学气相沉积(selectiveareachemicalvapordeposition；SACVD)或隧穿层220上方形成浮动栅极层230。隧穿层220可包含例如：介电材料(例如二氧化硅沉积隧穿层220。浮动栅极层230可包含多晶硅。浮动栅极层230可包含通过例如低压CVD可由不同材料形成。即，阻挡层240可包含例如介电材料(例如二氧化硅(SiO2)、氮化硅(Si3N4[0051]硬掩模层260可共形地形成于控制栅极层250上方。在一些实施例中，如图4中所250以及阻挡层240可在衬底210的存储区212内形成存储堆叠MS1-MS4且在外围区214上方成控制栅极CG的经图案化的控制栅极层250以及硬掩模层260。如上文所提及且如图5中所[0053]参看图6，可在存储堆叠结构(MS1-MS4)上方共形地沉积至少一种介电材料(例如氮化硅和/或氧化硅)。所述至少一种介电材料可经各向异性蚀刻(例如通过反应性离子蚀刻工艺)以移除水平部分。横向包围相应存储堆叠结构(MS1到MS4)的各剩余竖直部分包括侧壁间隔件270，所述侧壁间隔件270包含至少一种介电材料。虽然仅示出存储堆叠结构依序沉积且各向异性地蚀刻多种介电材料而形成于存储堆叠结构(MS1[0055]参看图8，可以如上文相对于侧壁间隔件270所描述的类似方式在存储堆叠MS1到材料的毯覆层(blanketlayer)且接着执行蚀刻工艺以移除毯覆层的水平部分，而毯覆层[0056]参看图9，可在存储堆叠MS1与存储堆叠MS2之间以及存储堆叠MS3与存储堆叠MS4尽管在图式示出形成于存储堆叠MS1与存储堆叠MS2之间(或存储堆叠MS3与存储堆叠MS4之如氧化或沉积)包含沉积介电材料层并蚀刻介电材料层的没有位于存储堆叠MS1与存储堆叠MS2之间或存储堆叠MS3与存储堆叠MS4之间的那些部分，使得介电层的剩余部分形成位[0057]参看图10，可邻近于存储堆叠MS1-MS4以及在存储堆叠MS1到存储堆叠MS4之间形选择栅极介电层300可通过任何合适方法，例如通过CVD、等离子体增强化学气相沉积(plasma-enhancedchemicalvapordeposition；PECVD)、LPCVD或其它合适的工艺来沉堆叠MS1与存储堆叠MS2之间以及存储堆叠MS3与存储堆叠MS4之间形成擦除栅极EG于共源MS4之间的经蚀刻导电层310的材料可如下文所论述进行图案化，以在存储堆叠MS1-MS4的[0060]参看图13，可在经蚀刻导电层310和存储堆叠MS1-MS4上方共形地沉积硬掩模层蚀刻停止层320e。如下文更详细地论述，接触件蚀刻停止层320e可容许漏极/源极接触件强化学气相沉积(PECVD)或LPCVD等任何合适的方法来电层310和硬掩模层320中形成位于成对的存储堆叠MS1、存储堆叠MS2与成对的存储堆叠堆叠MS1-MS4的与擦除栅极EG的相对的侧[0062]参看图15，可在选择栅极SG的侧壁上以及位于选择栅极SG上方的硬掩模层320的行反应从而形成金属硅化物而形成漏极区DR。漏极区DR的形成界定分离栅极存储单元实施例中，可形成介电层390以填充相邻成对的存储堆叠M1-M4之间的任何空隙(open位于各存储堆叠M1-M4内的经图案化硬掩模层260并减小邻近于存储堆叠M1-M4而形成的硬化氧化物硬掩模层502。可例如使用CMP工艺来完成氧化物硬掩模层502的移除。在实施例其合金)层。可接着对晶片进行在750℃到1000℃范围内的温度下退火持续1小时到2小时，SG的顶部上形成硅化物接触件区396。另外，可例如使用CMP工艺来移除氧化物硬掩模层可从衬底210移除隧穿层220、浮动栅极层230、阻挡层240、控制栅极层250以及硬掩模层包含但不限于：二氧化铪(hafniumoxide；HfO2)、氧化铪硅(hafniumsiliconoxide；HfSiO)、氧化铪钽(hafniumtantalumoxide；HfTaO)、氧化铪钛(hafniumtitanium成低电压装置的区域中可更薄。因此，选择栅极介电层300可具有厚区和比厚区更薄的薄层的第二区，并薄化(例如蚀刻)栅极介电层330的第二区。因而所得的第二区比第一区更介电密封层的竖直部分以形成密封层382。密封层382可由氮化硅或其它合适的材料制成。[0074]参看图26，可在栅极堆叠GS1到栅极堆叠GS3的侧壁上的密封层382上形成侧壁间艺(例如各向异性蚀刻工艺)以移除介电间隔件层的水平部分并保留介电间隔件层的竖直[0075]参看图27，可在衬底210的外围区214中形成源极/漏极区SD1和源极/漏极区SD源极/漏极区SD1和源极/漏极区SD2可通过离子植入工艺或通过与衬底210的暴露部分形成坦化工艺可暴露出栅极堆叠GS1到栅极堆叠GS3的漏极/源极区DR自对准，同时比没有使用接触件蚀刻停止层320e将漏极/源极接触件400与储单元SGMC1和第二分离栅极存储单元SGMC2比漏极/源极接触件没有自对准的情况更接近件蚀刻停止层320e上方的第一宽部分404，以及位于接触件蚀刻停止层320e邻近处且在接400产生在位于接触件蚀刻停止层320e处具有轮廓不连续性的漏极/源极接触件400。在接存储单元和第二分离栅极存储单元(SGMC1和SGMC2)上方的接触件蚀刻停止层320e处可具有轮廓不连续性，其中漏极/源极接触件400可具有在蚀刻停止层上方的第一部分404和在[0079]如图30中所示，形成于主侧壁间隔件MSW上的接触件蚀刻停止层320e和接触件蚀层(CESL)的变窄通孔的宽度使通孔和后续漏极/源极接触件400的宽度变窄到W1。相反地，没有接触件蚀刻停止层320e和接触件蚀刻停止层CESL所形成的漏极接触件通孔和后续漏[0080]图31是根据一些实施例的用于在不同阶段制造EFS3存储器装置的方法100的工艺间介电层401、层间介电层402以及介电层390，使得在移除位于两个分离栅极存储单元[0081]本公开的实施例涉及具有自对准漏极接触件的闪存存储结构和制造这些结构的择性蚀刻工艺形成的分离栅极存储单元SGMC1与分离栅极存储单元SGMC2之间的漏极接触使得所制造的EFS3存储器装置中EFS3存储单元MC1的成对的分离栅极存储单元SGMC1、[0082]实施例涉及一种存储器装置，所述存储器装置包含具有位于衬底210上方的第一存储堆叠MS的第一分离栅极存储单元SGMC1。第一存储堆叠MS包含第一浮动栅极FG和位于第一浮动栅极FG上方的第一控制栅极CG。第一分离栅极存储单元SGMC1还具有位于第一浮选择栅极上方的所述第二接触件蚀刻停止层和所述第三接触件蚀刻停止层中的每一者处所述第二选择栅极和所述第三选择栅极上方的所述第二接触件蚀刻停止层和所述第三接栅极存储单元SGMC1与第二分离栅极存储单元SGMC2之间且电连接到衬底210中的漏极/源极区DR的漏极/源极接触件400。漏极/源极接触件400在位于第一分离栅极存储单元SGMC1和第二分离栅极存储单元SGMC2上方的接触件蚀刻停止层320e处具有轮廓不连续性，其中漏极/源极接触件400具有位于接触件蚀刻停止层320e上方的第一部分和位于接触件蚀刻[0096]另一实施例涉及一种制造存储器装置的方法，所述方法包含在衬底210上形成至少两个分离栅极存储单元(例如SGMC1、SGMC2)的操作。至少两个分离栅极存储单元(例如储单元(例如SGMC1、SGMC2)上方图案化硬掩模层320以在选择栅极SG上方形成接触件蚀刻性地蚀刻层间介电层402和位于至少两个分离栅极存储单元(例如SGMC1、SGMC2)之间的介所述漏极接触件的下部部分的直径比所述漏极接触件的上部部分栅极存储单元之间形成自对准漏极区以自对准所述层作为掩模通过离子植入法将离子植入到所述两个分离栅极存储单元之间的区域中沉积金属以及使所述金属与所述衬底进行反应而形[0102]前文概述若干实施例的特征使得本领域的技术人员可更好地理解本公开的各方的实施例的相同目的和/或实现相同优势的其它工艺和结构的基础。本领域的技术人员还