【《模数转换器ADC的国内外发展现状文献综述》2000字】

[18]；关于流水线ADC的研究在国内一直是热点，但是国内在高性能流水线ADC的设计与实现这一方面与国外学者和研究人员还是有一定差距的。参考文献眭志凌.Time-interleavedADC数字校正系统的研究与实现[D].电子科技大学,2013.朱忠英.5bit10GSPS全并行ADC关键电路模块的研究与设计[D].杭州电子科技大学，2014.陈珍海，黄篙人，季惠才，等.流水线A/D转换器最新研究进展[J].微电子学，2011，41（4）：587-593.陈珍海，魏敬和，苏小波，等.低功耗时间交织12位500MS/s电荷域ADC[J].西安电子科技大学学报，2017，44（6）:109-137.陈珍海，于宗光，李现坤，等.用于16bit100MS/sADC的高精度参考电压产生电路[J].西安电子科技大学学报，2017，44（3）：127-180.龚骏.流水线型ADC数字校正电路设计[J].河南科技,2014(20):14-16+49.庞中秋.10位40MHz流水线ADC的研究与设计[D].广西师范大学,2019.李泽宇.1GSps14bit流水线型ADC研究[D].电子科技大学,2020.ManarEI-Chammas,BorisMurmann.A12-GSs81-mW5-bitTime-InterleavedFlashADCWithBackgroundTimingSkewCalibration[J].IEEEJournalofSolid-StateCircuits,Vol.46,No.4,2011.LienYC.A14.6mW12b800MS/s4×time-interleavedpipelinedSARADCachieving60.8dBSNDRwithNyquistinputandsamplingtimingskewof60fsrmswithoutcalibration[C].VLSICircuits(VLSI-Circuits),2016IEEESymposiumon.IEEE,2016:1-2.AliAMA,DincH,BhoraskarP,etal.A14-bit2.5GS/sand5GS/sRFsamplingADCwithbackgroundcalibrationanddither[C].VLSICircuits(VLSI-Circuits),2016IEEESymposiumon.IEEE,2016:1-2.WuJ,ChouA,LiT,etal.A4GS/s13bpipelinedADCwithcapacitorandamplifiersharingin16nmCMOS[C].IEEEInternationalSolid-StateCircuitsConference.IEEE,2016:466-467.LiuH,WuJ,ZhangL,etal.A14b250MSpsPipelinedADCwithDigitalSelf-calibrationin0.18µmCMOSProcess[J].ChineseJournalofElectronics,2018,27(3):535-539.彭蓓.结合数字校正技术的纳米CMOS流水线ADC设计[D].北京工业大学,2011.H.ChuandF.Li,"A14bit320MS/spipelined-SARADCbasedonmultiplexingofdynamicamplifier,"2017IEEE12thInternationalConferenceonASIC(ASICON),Guiyang,2017,pp.628-631.H.Liu,M.LiuandZ.Zhu,"A12-bit200MS/sPipelined-SARADCin65-nmCMOSwith61.9dBSNDR,"2019IEEEInternationalConferenceonElectronDevicesandSolid-StateCircuits(EDSSC),Xi'an,China,2019,pp.1-2.DingY,ZhangQ,WangN,etal.A10-bitpipelinedADCwithimprovedS/Hcircuitfor