《电视原理与数字电视》-第5章 数字电视整机

第5章数字电视整机5.6液晶显示及驱动电路5.7数字音频处理电路5.8数字CATV高频头5.9数字电视教学机上一页返回5.1数字电视接收机总体框图5.1.1数字电视接收机简介本章介绍的数字电视接收机是不包括信道解码、信源解码的整机。它由接口电路、A/D变换电路、视频解码电路、视频处理电路、MCU控制电路、液晶显示及驱动电路、音频处理电路、数字CATV高频头及电源等几部分组成。它可以接收模拟电视信号、分量信号(YCbCr或YPbPr),CVBS(复合视频信号)及S一Video信号，其框图如图5一1所示。5.1.2各部分电路的作用1.接口电路接口电路包括视频信号输入及音频信号的输入、输出。其电视频输入包括:射频、CVBS,分量信号(YCbCr或YPbPr)、模拟RGB,S一Video等视频信号。下一页返回5.1数字电视接收机总体框图1)复合视频接口复合视频(CompositeVideo)接口如图5一2所示。它通常采用黄色的RCA(莲花插座)接头。复合的含义是同一信道中传输亮度和色度信号的模拟信号。图中左侧的两个是音频左、右声道信号输入端子，最右侧是复合视频信号输入端子。2)S端子(S一video)S端子(S-Video)接口如图5-3所示，它连接采用YlC(亮度/色度)分离式输出，使用4芯线传送信号，接口为4针接口。接口中，两针接地，另外两针分别传输亮度和色度信号。各引脚定义见表5一1。因为分别传送亮度和色度信号，S端子效果要好于复合视频接口。不过S端子的抗干扰能力较弱，所以S端子线的长度最好不要超过7米。上一页下一页返回5.1数字电视接收机总体框图3)分量输入端口分量(Component)接口如图5-4所示，它的标记为Y/Pb/Pr，用红、绿、蓝3种颜色来标注每条线缆和接口。绿色线缆(Y)，传输亮度信号。蓝色和红色线缆(Pb和Pr)传输的是色差信号。分量端目的效果要好于S端子，因此很多高清播放设备上都采用该接口。如果使用优质的线材和接口，即使采用10米长的线缆，也能传输优质的画面。4)VGA接口VGA又称D-Sub接口，如图5-5所示。VGA接口共有巧针，分成3排，每排5个孔，是显卡上应用最为广泛的接口类型，绝大多数显卡都带有此种接口，其各引脚的定义如图5-6所示。它传输红、绿、蓝模拟信号以及同步信号(行和场信号)。使用VGA连接设备，线缆长度最好不要超过10米，而且要注意接头是否安装牢固，否则可能引起图像中出现虚影。上一页下一页返回5.1数字电视接收机总体框图5)DVI接口(数字视觉接口)DVI(DigitalVisualInterface)接口与VGA都是电脑中最常用的接口，如图5-7所示。它与VGA不同的是，DVI可以传输数字信号，不用再进行数模转换，所以画面质量非常高。DVI接口有多种规范，常见的是DVI一D(Digital)和DVI-I(Intergrated)。DVI-D只能传输数字信号，可以用它来连接显卡和平板电视。DVI-I接口可同时兼容模拟和数字信号。兼容模拟并不意味着模拟信号的接口D-Sub可以连接在DVI-I接口上，而是必须通过一个转换接头才能使用，一般采用这种接目的显卡都会带有相关的转换接头。上一页下一页返回5.1数字电视接收机总体框图6)HDMI接口(高清晰多媒体接口)HDMI(HighDefinitionMultimediaInterface)，其外形如图5-8所示。它同DVI一样是传输全数字信号的，不同的是HDMI接口不仅能传输高清数字视频信号，还可以同时传输高质量的音频信号。它的功能与射频接口相同，不过由于采用了全数字化的信号传输，不会像射频接口那样出现画质不佳的情况。高质量的HDMI线材，即使长达20米，也能保证优质的画质。2.A/D变换电路A/D变换电路接收来自PC的模拟RGB信号、数字视频接口(DVI)信号和来自机顶盒或DVD的YPbPr分量信号。这些信号经过A/D转换后生成数字24位4:2:2RGB信号，送到WSC1115中进行相应的图像处理和显示。A/D变换电路采用的是ADI公司生产的AD9883。上一页下一页返回5.1数字电视接收机总体框图3.视频解码电路视频解码器采用的是MICRONAS(微科)公司生产的VPC3230D，它是一颗多制式(PAL/NTSC/SECAM)视频解码芯片，可以解码CVBS,S一Video信号。这些信号在VPC3230D中经A/D变换、亮色分离、色度解调后编码成ITU一RBT656信号，送到数字视频处理器WSC1115中进行相应的图像处理和显示。4.图像处理电路图像处理采用成都威斯达有限公司的WSC1115，它接收来自AD9883输出的24位4:2:2的RGB信号或来自视频解码电路VPC3230D输出的ITUBT656的8位4:2:2的信号。在其内部进行隔行转逐行变换、图像缩放、图像增强、帧频转换以及显示处理。其输出为24bit或30bit的LVTTL或LVDS信号，可送到相应的驱动电路，控制相应的显示设备。上一页下一页返回5.1数字电视接收机总体框图5.MCU控制电路MCU电路采用MYSON公司生产的MTV230，它是一块集成了OSD功能、4路A/D,4路PWMDAC的基于MCS-51内核的单片机芯片。它接收键盘或遥控器的指令，并且通过IZC总线对视频解码器、SC111丘音频处理器等IC的寄存器进行设置，完成相应的功能。6.液晶显示及驱动电路液晶显示(LCD)面板有TTL和单通道低压差分信号(LVDS)两种接口类型。WSC1115经过处理后输出的是TTLRGB数字信号，如果接的是TTL的屏则直接可以驱动，如果接的是单通道LVDS接目的屏，则必须把TTL信号转换为LVDS信号才能驱动LCD面板显示。电路中采用的LCD面板驱动芯片是美国国家半导体公司生产的LVDS发送器DS90C385。上一页下一页返回5.1数字电视接收机总体框图7.数字音频处理电路音频处理器采用MICRONAS公司生产的MSP3410G，它具有伴音处理、丽音解码、环绕处理、高低音均衡、音量控制、静音等功能，它与MCU通过IZC总线进行通信，是目前广泛使用的伴音处理芯片。音频放大器是飞利浦公司生产的TDA1517，它是双声道(4瓦/声道)立体声功放，具有高效、节省面积、散热好的特点。8.数字CATV高频头高频头采用的是成都旭光生产的JS6B系列一体化高频头，其特点是频率合成、I2C控制、全增补电视频道、单SV供电等。它将本振、频段控制、调谐电压发生集于一体，解调出CVBS视频信号和TV伴音信号及第二伴音中频(SIF)音频信号，分别送到视频处理电路和音频处理电路进行相应的处理。采用一体化高频头，灵敏度高、解调性能好。上一页返回5.2A/D变换电路5.2.1AD9883简介AD9883是美国AnalogDevice生产的3路8位数模转换器件，它是专为个人电脑和工作站的RGB图像信号采集而设计，其最大转换速率达140MSPS(百万次采样/每秒)。近年来在视频处理领域得到广泛应用。AD9883内部包含110MHzADC,1.25V参考电压，PLL和可编程的增益、复位、箱位控制。用户只需要提供3.3V的电源、模拟输入、HSYNC(行同步)和COAST(时钟发生器)信号。可以提供2.5~3.3V的三态门输出。AD9883为平面显示器和放映机的模拟信号数字化提供完整的解决方案，对于电脑的HDTV显示器或高速视频转换是理想的选择。下一页返回5.2A/D变换电路AD9883包含所需的输入缓冲器、信号直流恢复(采样)、复位、增益(亮度和对比度)调整、像素时钟发生器、采样相位控制、输出数据格式化。所有的控制都可以由2线制串行总线控制。它的高集成度使得设计更简洁，芯片受物理和电子环境的影响很小。典型功率为500mW，使用温度范围为0℃~70℃，没有特殊的环境要求。AD9883具有以下特点。(1)最大转换率140MSPS。(2)模拟带宽300MHz(3)模拟电压输入范围为0.5~1.0V。(4)110MSPS时PLL时钟波动为500psp-p(皮秒峰峰值)。(5)电源3.3V。(6)实时同步处理。上一页下一页返回5.2A/D变换电路(7)热插拔同步检测。(8)节能模式。(9)低能耗:典型500mW。(10)4:2:2输出格式。AD9883通常用于数字电视、RGB图像处理、LCD显示器和投影仪等离子显示屏。5.2.2AD9883内部框图AD9883内部包括箱位电路、A/D转换器、同步处理和时钟发生器、串行寄存器和电源管理等电路，其框图如图5-9所示。上一页下一页返回5.2A/D变换电路5.2.3引脚功能AD9883共有80个引脚，其主要引脚的功能如下。行同步输出(HSOUT):是HSYNC经过相位调整的副本。其极性和幅度可通过串行总线寄存器控制。行同步取决于串行数据的不断调整。场同步输出(VSOUT):是视频VSYNC经过相位调整的副本。其输出极性由串行总线寄存器位控制。它在所有模式图像传输的过程中有效。绿同步限制输出(SOGOUT):由绿通道提取复合同步信号，从限制比较器输出，或输出未处理的行同步信号HSYNC。SDA:串行数据I/OSCL:串行时钟。AO:串行地址输入1。上一页下一页返回5.2A/D变换电路RED:红通道数据输出。GREEN:绿通道数据输出。BLUE:蓝通道数据输出。数据输出时钟(DATACK):此引脚通常为输出数据和HSOUT的外部逻辑提供主时钟输出信号，它由内部时钟产生，并与内部取样时钟同步。当采样时间随PHASE调整器改变时，输出时序也切换，DATACK和HSOUT输出也改变。所以时序关系着信号的稳定。RAIN:红通道模拟输入。GAIN:绿通道模拟输入。BAIN:蓝通道模拟输入。RED,GREEN和BLUE图像信号为高阻抗，独立输入。3个通道是一样的，能用于任何颜色，通过调整参考点来改变颜色。输入可调节范围为0.5~1.0V。上一页下一页返回5.2A/D变换电路行同步输入(HSYNC):此引脚接收一个逻辑信号，用于参考建立行时序，并为图像时钟产生器提供参考频率。其逻辑属性由串行寄存器OEH的第6位控制(行同步极性标志位)。仅当行同步前沿为上升沿，后沿可以忽略。当行同步极性为0时，行同步取下降沿。当行同步极性为1时，行同步取上升沿。其输入还包含噪声抑制施密特触发器，输入极限为1.5V。VSYNC:场同步信号输入。绿同步输入(SOGIN):这个输入为嵌入同步提供一个辅助处理信号。在绿通道，此脚连到一个带有内部阂值的高速比较器，阂值可由程序控制，以10mV为步长，从输入信号波谷上方10~300mV，缺省阂值为150mV。当连接到含内部同步的一致的图像信号时，在SOGOUT脚产生一个数字输出。此脚在不用时作悬空处理。上一页下一页返回5.2A/D变换电路外部箱位输入(CLAMP):此脚用于定义输入信号箱位到地的时间，它实行的条件是:当参考直流电平相对于模拟通道输入是可知的，例如在图像信号的黑电平期间。该脚在箱位功能脚设置为1时有效(寄存器OFH，第7位，缺省值为0)。当禁止时，该脚被忽略，箱位时序由内部计时器延时决定，并在行输入后沿期间有效。该脚不用时必须接地，并且通过程序将该功能设置为0。时钟发生器边沿输入(COAST):此脚用于在停止行同步输入时继续产生一个和当前频率相位一致的图像时钟信号，它在没有从源信号提取行同步脉冲，而由场同步时非常有用。该脚信号一般不由PC产生。该脚由其控制寄存器设置(寄存器OFH，第3位)。当不用时，该脚必须接到地，并且通过程序将该功能设置为1，或接高电平(通过10kΩ的电阻上拉到VD)并通过程序将该功能设置为0，上电时该功能设置缺省值为1.上一页下一页返回5.2A/D变换电路内部参考分压电路(REFBYPASS):内部1.25V参考分压电路，它必须通过0.1μF的电容连到地，精确度为4%，温度系数为50ppm，对于AD9883的大部分应用是足够的，如果需要更高精确度，可以提供一个外部参考。中级电压参考旁路(MIDSCV):内部中级电压参考旁路，它必须通过0.1μF的电容连到地，这个精确电压随绿枪增益改变，相位时钟发生器PLL需要外部滤波，才可将噪声和寄生效应降到最小。主电源供电(VD):此引脚为电路的主要部分提供电源，电压必须稳定，最好经过滤波处理。数字信号输出供给电源(VDD):大量的输出引脚(共25个)高速(高达110MHz)触发产生电源干扰，这些引脚的电源和主电源供电分离可以将敏感的模拟电路干扰降到最小。如果AD9883使用较低的逻辑电平，VDD可以连接2.5V的兼容电源。上一页下一页返回5.2A/D变换电路时钟发生器的供给电源(PVD);AD9883最敏感的部分是时钟发生器，此引脚为时钟PLL供电。地(GND):片内所有电路地回路，AD9883最好放置在板的屏蔽地上，应特别注意地的路径。5.2.4实际应用电路实际应用电路如图5一10所示。输入纯图像信号时，首先通过图像通道切换选择电路选择哪路信号输入(RGB或YUV)。由图像通道切换选择电路输出的信号经外接的电阻、电容的藕合后，输入到AD9883的54脚(RAIN)、48脚(GAIN)和43脚(GAIN)。切换选择后的行同步(HSYNC)信号、场同步(VSYNC)信号通过防抖动电路(HSYNC通道由电阻、电容组成，VSYNC通道由电阻、电容组成)后，输入到AD9883第30脚(HSYNC)和第31脚(VSYNC)。上一页返回5.3视频解码电路5.3.1VPC3230D简介VPC3230D是微科(MICRONAS)公司生产的一种全制式(PAL/NTSC/SECAM)彩色解码电路，它属于模拟视频前端处理电路。该芯片的主要特点如下。(1)用于Y/C分离的高性能4H自适应梳状滤波器，且具有自动调节垂直峰化功能。(2)适应于所有视频制式(PAL/NTSC/SECAM)。(3)4个CVBS视频信号输入端、一个S一VHS视频信号输入端，一个CVBS输出端，两个RGB/YC,,C}分量输入端，一个快速消隐输入端。(4)内含箱位电路及AGC电路、集成高质量的A/D转换器。(5)多种制式同步信号处理，可对所有信号进行清晰度、对比度、亮度、彩色饱和度及色调控制。只需一个20.25MHz晶振、极少的外部元件便可实现其所有功能。下一页返回5.3视频解码电路5.3.2VPC3230D内部框图VPC3230D包括复合视频输入和分量输入、A/D转换器、自适应梳状滤波器、彩色解码器、箱位电路、AGC电路、高质量的混合器、8bit的画中画(PIP)处理器等，其内部框图如图5一11所示。5.3.3引脚功能VPC3230D共有80个引脚，各引脚的功能如下。引脚1~3—模拟信号输入RGB1/YCrCb1，引脚带有快速消隐控制的模拟信号输入。通过A/D转换器将RGB或YC}C,，转换，输入信号必须是交流藕合。引脚4~6—模拟信号输入RGB2/YCrCb2，引脚不带有快速消隐控制的模拟信号输入。通过A/D转换器将RGB或YCrCb,，转换，输入信号必须是交流藕合。上一页下一页返回5.3视频解码电路引脚7、64—地，引脚模拟屏蔽接地。引脚8—FIFO复位写输入FFRSTWIN，这个引脚连接到VPCDpip的FFRSTWIN。引脚P9—电源退藕，这个引脚必须通过220nF/1.5nF/390pF的电容接地。引脚10—数字信号电源供电。引脚11—数字地。引脚12—数字地退藕。引脚13—IZC总线时钟，这个引脚必须连接到I2C时钟总线。引脚14—IZC数据总线，这个引脚必须连接到I2C数据总线。引脚15—复位端，低电平时VPC3230D复位。上一页下一页返回5.3视频解码电路引脚16—测试输入端，这个引脚可测试工厂模式，正常情况下必须接地。引脚p17—VGA输入，此引脚连接到VGA的场同步信号。引脚18—YC输出，此引脚低电平时，能够输出亮度和色度信号。引脚19—FIFO输入，此引脚连接到IE脚的外部存储器端。引脚20—FIFO写使能，此引脚连接到WE脚的外部存储器端。引脚p21—FIFO读/写复位，此引脚连接到RDTW脚的外部存储器端。引脚22—FIFO读使能，此引脚连接到RE脚的外部存储器端。引脚p23—FIFO输出使能，此引脚连接到OE脚的外部存储器端。引脚p24—主时钟输出，主时钟20.25MHz输出。上一页下一页返回5.3视频解码电路引脚p25—模拟地。引脚p26—模拟电源退藕，此引脚须通过47nF/1.5nF的电容接地。引脚p27—2倍时钟输出。引脚28—时钟输出，亮度、色度、状态的时钟参考。引脚29—LLC电路电源，此引脚须通过68nF接地。引脚30—LLC电路接地端。引脚31一34,37~40—亮度信号Y0~Y7输出，这些引脚输出数字化的亮度信号，这些信号由LLC1时钟信号承载。在ITU656模式下，Y/C数据混合并且被LLC2承载。引脚35—亮度输出接地端，此引脚通过68nF电容接地。引脚36—亮度输出电路电源。上一页下一页返回5.3视频解码电路引脚41~44,47~50—色度信号C0~C7输出，这些引脚输出数字化的CrCb，这些信号由LLC1时钟信号承载。CrCb数据以时钟的一半速率采样后混合。在ITU656模式下，色度信号输出可以是三态输出。引脚45—色度输出电路电源，此引脚通过68nF电容接地。引脚46—色度输出地。引脚51—同步电路地。引脚52—同步电路电源，此引脚通过47nF/1.5nF电容接地。引脚53隔行输出。此引脚提供隔行信息，“0”表示第一场，“1”表示第二场。引脚54—活动图像输出。上一页下一页返回5.3视频解码电路引脚55—前端同步/行嵌位脉冲/前端行同步输出。它的作用是:箱位外部视频信号，同步输入且时间可编程;同步外部视频行信号。引脚56—主同步信号/行同步脉冲。此引脚通过行同步脉冲在线锁定模式。引脚57—场同步信号，此引脚提供场同步脉冲。引脚58—前端/后端数据/前端场同步输出。引脚59—待机供电端，在待机模式，只有时钟振荡器工作。引脚p60—CCU5MHz时钟输出，此引脚给控制TV的单片机提供时钟。引脚p61—空。引脚62~63—外接20.25MHz晶振。

上一页下一页返回5.3视频解码电路引脚p65—地。引脚66—参考电压，通过此引脚，A/D变换器退藕，它通过10μF/47nF电容接地。引脚67—I2C总线地址选择引脚68—模拟信号输入地。引脚69—模拟前端电源，此引脚通过220nF/390pF/1.5nF电容接地。引脚70—模拟视频信号输出，此引脚须外接射极跟随器。引脚71—色度信号输入，此引脚连接到S一VHS的色度信号。引脚72~75—视频输入1~4，这些引脚均为模拟信号输入。一路CVBS或S一VHS中的亮度信号进行A/D转换，并且输入必须采用交流藕合。引脚76—模拟电源，此引脚通过220nF/390pF/1.5nF电容接地。上一页下一页返回5.3视频解码电路引脚77—模拟地。引脚78—参考电压，通过此引脚，A/D转换器退藕，它通过10μF/47nF电容接地。引脚79—快速消隐输入，输入信号必须是直流藕合。引脚80—模拟地。5.3.4实际应用电路VPC3230D的实际应用电路如图5一12所示。CVBS视频信号、S一VHS视频信号及YCbCr分量视频信号均直接输入给VPC3230D，在CPU的控制下，通过I2C总线使VPC3230D选择其中的一路视频信号，送往A/D转换器。上一页下一页返回5.3视频解码电路S端子输入的Y信号从VPC3230D的72脚(VIN1)进入，S端子输入的C信号从VPC3230D的引脚(CIN)进入。RGB三基色接口输入的RGB信号分别由VPC3230D的第王么1脚进入。这些信号进入内部经A/D转换，再经矩阵电路、亮度、色度、对比度、色饱和度、色调控制形成数字YCbCr信号。由VPC3230D输入的所有信号变换成YCbCr数字分量信号后，统一在混合切换器中选择输出。被选择输出的信号经静态、动态、逐行比例压缩和对比度、亮度、峰化控制等单元电路处理后，在按输出内部所设的线性或非线性比例压缩(活动画面)后，最后形成ITU656格式的8bit数字信号，从VPC3230D的第32~40脚输出。像素时钟脉冲从第27脚输出;场同步脉冲从第56脚输出;行同步脉冲从第57脚输出。第62,63脚外接一只20.25MHz的基准时钟晶体振荡器，第13,14脚分别是SCL,SDAI2C总线接口。上一页返回5.4图像处理电路5.4.1WSC1115可编程数字视频处理芯片简介WSC1115可编程数字视频处理芯片是为模拟电视向数字电视过渡而设计的超大规模集成电路。该芯片采用0.18μm设计工艺，综合了隔行转逐行扫描、图像缩放、帧频提升以及视频增强等功能模块，能从现行的模拟电视信号中去除噪声并提取清晰的图像信号，从而提高电视图像的水平清晰度和垂直清晰度，将高质量的画面显示在各种新型显像器件上，主要运用于数字电视、逐行电视、数字高清晰度电视及液晶电视等高端电视产品上。WSC1115芯片兼容现行的模拟电视和未来的数字电视播出制式，能消除大面积闪烁并且解决了传统电视的行结构问题。采用硬件可编程方式，可灵活地显示多种SDTV/HDTV格式。下一页返回5.4图像处理电路1.数字信号输入WSC1115的数字信号输入部分具有以下特点。(1)支持24位YUV/YCbCr信号输入、24位YPrPb，信号输入、24位RGB信号输入、8位ITU656信号输入。(2)数据输入信号的时钟采样频率高达75MHz(3)自动检测输入同步信号的相位和频率。(4)输入模块使用的时钟有主控和从属两种工作模式。(5)可以编程调整输入时钟的相位。(6)在主控模式下可以改变时钟的频率。(7)输入支持行频高达48kHz或更高。(8)最大支持输入制式分别是计算机的1366x768@60(WXGA)和高清晰度电视的1280x720@60Hz(720p)，1920x1080@50/60Hz(1080i)。上一页下一页返回5.4图像处理电路2.数字图像处理部分WSC1115的数字图像处理部分具有以下功能。(1)高质量的动态自适应隔行到逐行变换模块(EEPC`PM)o(2)色彩空间转换(YUV到YC}Ct,,RGB到YCbCr,YPrPb，到YCbCr,YCbCr，到RGB)。(3)帧显示频率变换。(4)电影模式自动检测和还原。(5)支持对输入图像的剪切，输出图像任意位置输出。(6)图像动态降噪。(7)高性能的图像放大引擎。(8)亮度、色度、对比度、饱和度控制。上一页下一页返回5.4图像处理电路(9)动态蓝电平扩展、黑电平扩展。(10)图像锐化、边缘增强。(11)输入、输出端信号分别进行Gamma逆校正和Gamma校正。(12)支持外部OSD插入显示，可显示8种不同颜色。(13)针对LCD的抖动技术。3.视频信号输出WSC1115的视频信号输出部分具有以下特性。(1)可自动检测输出图像的场频和行频。(2)支持18/24/30位的液晶显示器数字信号输出。(3)内置10位DAC，支持模拟RGB信号输出。(4)支持XGA/SVGA/VGA/480p/576p/720p/1080i输出。上一页下一页返回5.4图像处理电路(5)支持行频高达48kHz的用户自定义逐行输出制式。(6)可实现场景静止输出。(7)可输出蓝屏、黑屏及测试彩条信号。(8)输出图像的同步信号(SYNC)和有效数据之间可以进行最大64个显示时钟的相位调整。4.存储器接口WSC1115的存储器接口部分具有以下特点。(1)支持1Mx16,1Mx32,2Mx16,2Mx32的多种SCRAM/SDRAM存储控制器。(2)存储器时钟最高频率为140MHzo(3)存储器操作的相关时序参数完全可编程调整。5.其余特性上一页下一页返回5.4图像处理电路1)二线控制总线，两根串行线与主机接口，有两个可选地址。2)内部PLL锁相环分别产生输入时钟、存储器时钟和显示时钟。3)总共208个引脚。4)低功耗设计。上一页下一页返回5.4图像处理电路5.4.2内部框图WSC1115的内部框图如图5一13所示，它包含有输入模块、存储器控制单元模块、隔行到逐行变换模块、图像放大模块以及后端显示模块，并将多个模块有机地整合到芯片中，以实现针对不同功能的多种应用。输入模块接收数字信号输入，进行相应运算并将结果送到存储器控制单元模块。隔行到逐行的变换模块从存储器中读出图像，并进行相应运算，将结果送到显示模块。图像在显示模块内会进行多种增强处理，例如锐化、降噪、亮度控制，灰度和色饱和度调整等。显示模块同时进行制式转换以满足用户对不同输出制式的要求，并按照编程指定的格式输出。二线控制总线模块可以对整个芯片的每个模块进行编程。上一页下一页返回5.4图像处理电路5.4.3引脚功能WSC1115共有208个引脚，各引脚的功能见表5-2。5.4.4实际应用电路图像处理电路WSC115实际应用电路如图5一14所示。AD9883输出的24位4:2:2的RGB信号分别由75~82脚、66~70脚、72~74脚、56~63脚输入到WSC1115的内部。WSC1115接收到输入的数字信号，首先送到输入路径选择电路，确定是24位并行信号还是8位ITU656信号，以分别进行处理。同时进行制式检测。接着进行色彩空间转换，即都要转换为YCrCb模式。RGB信号在处理和应用的过程中，考虑到显示设备的特性，人的视觉特性以及信号处理中线性和非线性处理的理论，对RGB信号进行非线性的伽玛校正。校正后的信号送到存储控制单元电路。存储电路SDRAM中通过预计图像尺寸后安排空间存储连续的4场或者2帧信号。上一页下一页返回5.4图像处理电路隔行到逐行变换电路从存储器中读出图像，使隔行输入的视频信号通过该电路后，可以得到行数为原来2倍的运动向量以自适应的方式进行运动检测和判断，并逐点计算出每一个需要的像素点值。逐点计算主要有以下三种不同的处理方式:(1)对时间域内静止图像特征的处理。(2)对时间域内图像特征运动相对较大时的处理。(3)对时间域内图像特征运动相对较小时的处理。算法在处理过程中会检测每个像素点的运动矢量，来判断该像素点究竟该用上述处理方式中的哪种方式进行处理。经隔行到逐行变换后，信号被送到显示模块。上一页下一页返回5.4图像处理电路图像在显示模块内会进行多种增强处理，例如锐化控制、降噪、亮度控制、灰度和色饱和度调整等。显示模块同时进行制式转换以满足用户对不同输出制式的要求，并按照编程指定的格式输出。I2C控制总线模块可以对整个芯片的每个模块进行编程。最终信号由引脚116~118,120~124输出绿基色信号，由引脚129~132,13~138输出蓝基色信号，由引脚144,146~152输出红基色信号。来自视频解码电路VPC3230D输出的ITU656的8位4:2:2格式的信号。在其内部经输入信号选择、ITU656信号处理、隔行到逐行变换、图像缩放、图像增强、帧频转换以及显示处理，其输出为24bit或30bit的LVTTL或LVDS信号。上一页返回5.5MCU控制电路5.5.1MTV230简介MTV230是一块集成了OSD功能、4路A/D,4路PWMDAC的基于MCS一51内核的单片机芯片，它采用42脚SDIP封装或44脚PLCC/QFP封装，具有以下特点。(1)基于8051内核的芯片，12MHz工作频率，可设置倍频工作，3.3V电源供电。(2)1024字节数据RAM,64K字节程序FLASH一ROM。(3)4路PWM模数转换器。(4)32个双向I/0引脚。(5)同步处理用于复合同步(行、场)分离。(6)低功耗自动复位电路。下一页返回5.5MCU控制电路(7)可编程看门狗定时器。(8)4路6位A/D转换器。(9)OSD控制器的特点:全屏显示15x30;位于屏幕中心的可编程OSD菜单;512个FLASH一ROM字符，由12x18点阵显示，480个标准字符，32个多彩色字符。(10)在线可编程。5.5.2内部框图MTV230包括:嵌入的8051内核电路、A/D转换器、PWMD/A转换器、行/场同步控制电路和I2C总线接口，其内部框图如图5一15所示。5.5.3引脚功能MTV230采用SDIP封装时有42个引脚，采用PLCC/QFP封装时有44个引脚，引脚功能见表5一3。上一页下一页返回5.5MCU控制电路5.5.4实际应用电路MCU控制电路采用一个8位单片机MTV230对整个系统进行控制，实际应用电路如图5一16所示。MTV230的18脚接MAX810的3脚电源;19脚接MAX810的2脚(带有复位功能)可实现复位功能;20脚接地;大8脚外接时钟晶振，单片机的各项工作都是在时钟脉冲控制下完成的;10脚用于对WSC1115,VPC3230D进行复位;11,12脚用于子画面的选择;25,26脚用于主画面的选择;39脚用于高清信号的选择;14脚用于待机控制;15,16脚用于在线编程功能的实现;17脚接红外接收头的信号输出;22脚用于控制伴音功放的电源，当22脚位高电平时，伴音功放得到12V电压，为低电平时，伴音功放电源为电压0V;23,24脚接存储电路AT24C16，用于存取各种数据信息;27,18脚通过I2C总线接口，控制A/D变换电路和解码电路;36脚接高频头的AFT引脚队实现自动频率跟踪;1、44,43脚是OSD的RGB基色视频信号输出，它们接到WSC1115的102,103和104脚;42脚接WSC1115的105肚队用于开启WSC115的OSD功能。上一页返回5.6液晶显示及驱动电路5.6.1液晶板的结构彩色液晶板的结构如图5一17所示，它由偏光板、背光灯、下玻璃、ITO电极、配向膜、彩色滤光片、上玻璃等组成。偏光板的作用就像是栅栏一样，会阻隔掉与栅栏垂直的分量，只准许与栅栏平行的分量通过。上下两片偏光板是互相垂直的。黑色矩阵是防止R,G,B色膜之间间隙漏光;上下两层玻璃主要是来夹住液晶的。下面的那层玻璃上有薄膜晶体管(ThinFilmTransistor,TFT)，而上面的那层玻璃则贴有彩色滤光片(ColorFilter)。在两片玻璃接触液晶的那一面的表面上涂布一层PI(Polyimide,聚酞亚胺)，然后再用布去做摩擦的动作，让PI的表面分子不再是杂散分布，会依照固定的方向排列，而这一层PI就叫作配向膜。配向膜并不是光滑的，而是有锯齿状的沟槽。这个沟槽的主要目的是希望长棒状的液晶分子，会沿着沟槽排列。下一页返回5.6液晶显示及驱动电路如此一来，液晶分子的排列才会整齐。如果没有配向膜，光滑的平面会使液晶分子的排列不整齐，造成光线的散射，形成漏光的现象。ITO电极的作用主要是使外部电信号通过其加到液晶上去。5.6.2液晶显示驱动原理在两个ITO透明电极之间施加电场以改变液晶分子对光的透射率，称为对液晶显示器的驱动。根据液晶显示器的不同结构，其驱动方式有多种，有段电极驱动(显示字符)、无源矩阵电极驱动、有源矩阵电极驱动等。对液晶显示屏的驱动，目前主要采用有源矩阵电极驱动。1.无源矩阵电极驱动采用无源矩阵驱动方式的液晶显示器中，电极的排列形式如图5一18所示。其中x电极为扫描电极，加扫描电压，y,电极为信号电极，加信号电压。x,y电极的交叉点就是像素(xi,yi)像素数目取决于x,y交点数。上一页下一页返回5.6液晶显示及驱动电路2.有源矩阵电极驱动有源矩阵电极驱动包括二端器件型和三端器件型。1)二端器件型二端器件型有源矩阵液晶显示器件(MIM一LCD)的结构和等效电路如图5一19所示。2)三端器件型三端器件型有源矩阵液晶屏在扫描电极和信号电极的交叉处，安装透明的薄膜晶体管开关与液晶像素串联，使液晶电极之间的交叉效应较少，使液晶像素的17值特性变陡。三端器件型有源矩阵液晶显示器件(TFT一LCD)的结构和等效电路如图5一20所示。上一页下一页返回5.6液晶显示及驱动电路3.TFT一LCD的驱动电路图5-21是TFT一LCD显示器驱动电路的结构框图，它包括行扫描驱动器、列数据输入驱动器(包括DAC电路)。在扫描驱动电路中，行扫描信号通过768位移位寄存器产生与列信号同步的逐行扫描信号，经缓冲器加到每个TFT晶体管的栅极，通过移位去逐行打开TFT晶体管，实现行扫描驱动。1024x768显示矩阵的列线(源极母线)共有3x1024=3072条(每个像素有RGB三基色显示单元)，分成奇数组和偶数组各半，每组512个像素，3x512=1536条列线。上一页下一页返回5.6液晶显示及驱动电路5.6.3LVDS接口LCD组件接口是双通道CMOS或LVDS接口，CMOS接口是为了适配早期LCD组件，目前生产的LCD组件基本都是LVDS接口。LVDS(LowVoltageDifferentialSignaling)是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mb/s的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。LVDS传输支持速率一般在155Mb/s以上，其理论极限速率为1.923Mb/s。1.LVDS信号传输组成LVDS信号传输一般由3部分组成:差分信号发送器、差分信号互联器、差分信号接收器，如图5-22所示。上一页下一页返回5.6液晶显示及驱动电路2.LVDS信号电平特性LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV的摆幅。LVDS驱动器由一个驱动差分线对的电流源组成(通常电流为3.5mA),LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100SL的匹配电阻，并在接收器的输入端产生大约350mV的电压。3.差分信号抗噪特性从差分信号传输线路上可以看出，若是理想状况，线路没有干扰时，在发送侧，可以形象理解为:上一页下一页返回5.6液晶显示及驱动电路在接收侧，可以理解为:所以，IN=OUT在实际线路传输中，线路存在干扰，并且同时出现在差分线对上，在发送侧，仍然是:线路传输干扰同时存在于差分对上，假设干扰为a，则接收侧为:所以，OUT=IN，噪声被抑制掉。上述可以形象理解差分方式抑制噪声的能力。在实际芯片中，是在噪声容限内采用“比较”及“量化”来处理的。上一页返回5.7数字音频处理电路5.7.1MSP3410G音频处理器简介MSP3410G是单片多标准音频处理器，涵盖了全球所有模拟电视标准的音频处理功能，同时包含有丽音数字音频标准。全面的电视音频处理功能，开始是模拟音中频信号输入，后端是经处理后的模拟调频输出。这种新型的电视音频处理器包含了符合广播电视系统协会(BTSC)推荐标准的多频道电视音频(MTS)信号。可实现DBX噪声抑制，即微分噪声抑制(MNR)的自由校正。其他可处理的标准包括日本FM-FM复合标准(EIA-J)及FM立体声无线标准。为符合BTSC及EIA-J的要求，电流h必须实现调整过程，以获得良好的立体声分离。MSP3410G不需要任何调整即可得到最佳的立体声表现。MSP3410G能进一步简化控制软件。只需简单的IZC传输即可对标准进行选择。下一页返回5.7数字音频处理电路MSP3410G内置了自动功能，可自动检测实际的音频标准(自动标准检测)。此外，可在内部估计引导电压及识别信号，无须任何的I2C总线交互操作。即使在进行NICAM处理时，MSP3410G也能处理很高的FM偏差信号。这对在中国引入NICAM的应用尤其重要。此系列的IC是通过超微CMOS技术生产的。5.7.2内部框图MSP3410G的内部框图如图5-23所示，包括数/模转换、解调器、音频选择、扬声器、耳机处理电路及模/数转换电路。它的封装形式有:PLCC63,PSDIP64,PSDIP52,PQFP80及PQFP64。上一页下一页返回5.7数字音频处理电路5.7.3引脚功能引脚1—NC，空脚。引脚2—I2C_CL,I2C总线时钟输入，须提供I2C总线时钟信号。在待机状态时，可通过MSP来降低该信号电压。引脚3—I2C一DA,I2C数据输入/输出，数据可写入MSP或从其内部读出。引脚4—I2S一CL,I2S时钟线输入，在主控模式下，由MSP驱动;在被控模式下，需要外部提供I2S时钟。引脚5—I2S_WS,I2S字节选通输入/输出，I2S总线字节选通线。在主控模式下，由MSP驱动;在被动模式下，需要外部提供I2S时钟。引脚6—I2S一DA_OUT,I2S数据输出，MSP中的数字串行音频数据输出至I2S总线。上一页下一页返回5.7数字音频处理电路引脚7—I2S_DA_IN1,I2S数据输入端1。来自I2S总线的数字串行数据经输入端1进入至MSP。引脚8—ADR_DA,ADR总线数据输出端。此端口输出的数字串行数据经ADR总线输入到DRP3510A。引脚9—ADR_WS,ADR总线字节选通输出。引脚10—ADR_CL,ADR总线时钟输出。引脚11,12,13—DVSUP，数字供电电压。MSP数字电路供电电压，须连接到+6V供电电压。引脚14,15,16—DVSS，数字地。MSP数字电路接地端。引脚17—I2S_DA_IN2,I2S数据输出端2。来自I2S总线的MSP数字串行音频数据通过此端口进入MSP。引脚18、19、20—NC，空脚。上一页下一页返回5.7数字音频处理电路引脚21—RESETQ，复位输入。在稳定状态下，需要高电平，低电平时对MSP3410G复位。引脚22,23—NC空脚。引脚24,25—数据_R/L，耳机输出。耳机信号输出。在这两个引脚与AHVSS之间须接一个1nF的电容。直流偏移量取决于可调的耳机音量。引脚26—VREF2，参考地2。此引脚须独立接地(AHVSS)。VREF2是一个不受任何干扰的电源地，应作为扬声器及耳机的模拟连接参考点。引脚27,28—DACM_R/L，扬声器输出端。在这两个引脚与AHVSS之间须接一个1nF的电容。直流偏移量取决于可调的扬声器音量。引脚29—NC，空脚。上一页下一页返回5.7数字音频处理电路引脚30—DACM_SUB，重低音输出端。在这个引脚与AHVSS之间须接一个1nF的电容。由于重低音输出的低频成分，须增加电容值以抑制高频噪声。此脚的直流偏移量取决于可调的扬声器音量。引脚31,32—NC，空脚。引脚33,34—SC2_OUT_R/L,SCART2信号输出端。这两个引脚须连接100SL的电阻，用于AC藕合。引脚35—VREF1，参考模拟地1。此脚须独立地连接到地(AHVSS)。VREF1是一个不受任何干扰的电源地，应作为SCART输出端的模拟连接参考点。引脚36,37—SC1_OUT_R/L,SCARTI信号输出端。这两个引脚须连接100Ω的电阻，用于AC藕合。上一页下一页返回5.7数字音频处理电路引脚p38—CAPL_A，耳机音量电容接口。此脚与AHVSUP之间须接一个10μF的电容。此部分电路作为平滑滤波器，用于抑制耳机音量改变时产生的音频脉冲。如果想得到更快的响应速度，可将电容值降低至最少为1μF。应尽可能减少被引线围绕的范围。尽可能缩短引线的长度。此输入端对磁感应敏感。引脚39—AHVSUP，模拟供电高压端。通过此脚向MSP模拟电路部分提供电源(除了中频输入)。此引脚须连接至+8V供电。引脚40—CAPL一M，扬声器音量电容。在此脚与AHVSUP之间须接一个10μF的电容。此部分电路作为平滑滤波器，用于抑制扬声器音量改变时产生的音频脉冲。如果想得到更快的响应速度，可将电容值降低至最少为1μF。应尽可能减少被引线围绕的范围。尽可能缩短引线的长度。此输入端对磁感应敏感。上一页下一页返回5.7数字音频处理电路引脚41,42—NC，空脚。引脚下43,44—AHVSS，模拟供电高压部分地端。MSP模拟电路接地端(除中频输入)。引脚p45—AGNGC，内部模拟参考电压。此引脚作为模拟电路(除中频输入)的内部接地端。此引脚与VREF脚之间须接一个3.3μF及100nF电容组成的并联电路。此引脚的典型电压为3.73V。引脚46—NC，空脚。引脚47,48—SC4_IN_L/R,SCART4输入端。模拟输入信号通过此脚进入SCART4。模拟输入端的连接须为AC藕合。引脚49—ASC4，模拟地屏蔽。模拟地(AHVSS)应接到此脚以减少与SCART输入端之间的交扰藕合。引脚50,51—SC3_IN_L/R,SCART3输入端。模拟输入信号通过此脚进入SCART3。模拟输入端的连接须为AC藕合。上一页下一页返回5.7数字音频处理电路引脚52—ASG2，模拟地屏蔽。模拟地(AHVSS)须连接到此脚以减少与SCART输入端之间的交扰藕合。引脚53,54—SC2_IN_L/R,SCART2输入端。模拟输入信号通过此脚进入SCART2。模拟输入端须为AC藕合。引脚55—ASGl，模拟地屏蔽。模拟地(AHVSS)应接到此脚以减少与SCART输入端之间的交扰藕合。引脚56,57—SC1_IN_L/R,SCARTl输入端。模拟输入信号通过此脚进入SCARTI。模拟输入端的连接须为AC藕合。引脚58—VREFTOP,IF中频模/数转换器参考电压。在此脚，IF模/数转换器的参考电压被隔离。此脚与AHVSS之间须连接一个10μF与100nF电容的并联电路，应减少引线长度。引脚59—NC，空脚。上一页下一页返回5.7数字音频处理电路引脚60—MONO一IN，单声道输入端。模拟单声道输入信号经此脚输入。模拟输入连接须为AC藕合。引脚61、62—AVSS，模拟供电电压地。MSP的模拟中频输入电路接地端。引脚63,64—NC，空脚。引脚65,66—AVSUP，模拟供电电压。通过此脚为MSP的模拟中频输入电路供电。此脚须连接+5V供电电压。引脚67—ANA_IN1+，中频输入1。模拟音中频信号输入此脚，输入端必须为AC藕合。此引脚设计为对称输入;ANA_IN1+内部连接到对称运算放大器的一个输入端，ANAIN一连接到另一端。引脚68—ANA_IN一，中频公共点。此引脚是ANA_IN1/2+输入端的公共参考点。上一页下一页返回5.7数字音频处理电路引脚69—ANA_IN2+，中频输入2。模拟音中频信号输入此脚，输入端必须为AC藕合。此引脚设计为对称输入;ANA_IN2+内部连接到对称运算放大器的一个输入端，ANAIN一连接到另一端。引脚70—TESTEN，测试使能端。此脚用于启动工厂测试模式。在正常工作情况下，此脚须接地。引脚P71、72—XTAL_IN,XTAL_OUT，晶振输入及输出引脚。这两个引脚接到18.432MHz的晶振，通过集成可调电容对该晶振进行数字调节。外部时钟可输入XTALIN。音频时钟输出信号AUD_CL_OUT从晶振输出。应从布局方面检查输入数字电路的供电电流，保证其没有流经接地点。引脚73—TP，此脚用于启动工厂测试模式。在正常工作情况下，此脚悬空。上一页下一页返回5.7数字音频处理电路引脚74—AUD_CL_OUT，音频时钟输出。18.432MHz主时钟输出。引脚75,76—NC，空脚。引脚77,78—_CTR_I/0_1/0，数字控制输入/输出引脚。它是通用输入/输出端。引脚D_CTR_I/0_1可用作控制器的一个中断请求接口。引脚79—ADR_SEL,I2C总线地址选择。引脚80—STANDYQ，待机。在正常工作下，此引脚必须是高电平，如果首先将STANDYQ电压降低以关闭MSP，然后(在大于1μs的延迟之后)再关闭DVSVP及AVSVP，但保持AHVSVP(待机模式)，则SCART开关保持其状态及作用。上一页下一页返回5.7数字音频处理电路5.7.4实际应用电路由MSP3410G组成的数字音频处理电路如图5-24所示，其工作原理如下。(1)由高频头输出的第二伴音中频信号TV一SIF经C56,C57和R17组成的带通滤波器后进入MSP3410G的67脚，经其内部的AGC放大、A/D变换后进行解调、去加重、NICAM预处理、音源选择、扬声器音频处理、均衡、音量放大、D/A变换后由27,28脚输出。(2)YUV一ALIN,YUV一ARIN分别经C38,C39送入57,56脚，在MSP3410G内部经SCART信号处理、输入选择、A/D变换、预换算、音源选择、音量放大、D/A变换后由33,34脚输出。(3)同理，PC一ALIN,PC一ARIN，AV1一ALIN,AV1一ARIN,AV2一ALIN,AV2-ARIN也是由33,34脚输出。上一页下一页返回5.7数字音频处理电路5.7.5TDA1517立体声功率放大器1.简介TDA1517是立体声功率放大器，可向4Ω负载提供2x6W输出功率，总谐波失真THD=10%，使用12V供电电压，没有外部散热器，电压增益固定为20dB该芯带三级MODE(模式)输入，可从“Standby(待机)”模式切换至“Mute(静音)”和“Operating(运行)”模式。2.封装结构及外形图TDA1517以20脚双排列形式封装，其外形如图5一25所示。3.引脚功能TDA1517引脚功能见表5-4。上一页下一页返回5.7数字音频处理电路4.实际应用电路TDA1517的实际应用电路如图5-26所示。由数字音频处理电路MSP3410G的27,28脚输出的左、右声道伴音信号分别经藕合电容C64,C65送到TDA1517的两个输入端1脚和9脚，在其内部经过功率放大后，分别由4脚和6脚输出，推动扬声器发出声音。7脚为电源，正常工作时需加12V电压。8脚为静音/待机模式控制输入，当V1基极为低电平时，V1截止，12V通过10kΩ电阻加到8脚，此时电路正常工作;当V1基极为高电平时，V1饱和导通，8脚电压为“0V"，此时处于待机状态。上一页返回5.8数字CATV高频头5.8.1JS6B系列一体化高频头简介JS6B一体化高频头采用锁相环频率合成技术，并用IZC总线进行控制，具有以下特点。(1)频率合成:采用锁相环系统实现。多制式:支持PALB/G,PALI,PALD/KSECAML/L多种制式。(2)全增补电视频道。(3)+5V供电。(4)内置天线环路输出(有源、无源可转换输出)。(5)各种制式下的图像中频频率见表5-5。(6)本振频率覆盖范围见表5一6。下一页返回5.8数字CATV高频头5.8.2引脚功能JS6B高频头共有14个引脚，各引脚的功能见表5-7。5.8.3实际应用电路采用JS6B高频头的实际应用电路如图5-27所示。广播电视射频信号送到高频头的射频信号输入端。调谐工作是由I2C总线进行控制的。由MCU控制电路中MTV230的23,24脚为它提供I2C总线信号，分别输入到高频头的东5脚。高频头的6脚为IZC地址选择，在电路中此脚接地，其地址为0。由输入端输入的射频信号经内部的调谐、AFC等控制解调输出的复合视频由12脚输出，音频信号由14脚输出，第二伴音中频信号由11脚输出。1,3和13脚均为SV电源，它们分别为高放、调谐及中频部分供电。上一页返回5.9数字电视教学机BITCEE一HDTV一1型数字电视接收机教学实验系统，是依照当前高清数字电视接收机的主流机型所采用的技术，自主开发的产品，如图5-28所示。该系统能够满足高校数字电视课程实验教学需要，并可作为职业技能培训机构数字电视接收机维修员的培训设备。5.9.1数字电视教学系统简介数字电视接收机教学实验系统由数字接收和解码部分、数字视频处理部分、音频处理和驱动显示部分组成，包括输入接口板、TFT一LCD输出接口板、VGA输出接口板、高频头板、MPEG解码板、MCU控制板、键盘板、遥控板、音频处理板、模拟视频解码板、A/D变换板、图像处理板等。本系统采用模块化结构，系统框图如图5一29所示。下一页返回5.9数字电视教学机5.9.2数字电视教学机电路总体结构本系统是以TFT一LCD液晶电视机的总体原理框图为基础，采用模块化的思想，实现其各个部分的功能。采用模块化的设计思想，主要有以下优点。(1)系统的结构清晰，便于讲授TFT一LCD液晶电视机的原理。(2)采用模块化的结构，将各个功能模块分割开来，便于测试和分析各个模块的功能及模块间的信号。(3)采用模块化的结构，便于各功能模块采用不同厂家的芯片实现，为学生的后续开发提供一个实验平台。(4)采用模块化结构，符合目前教学实验设备的开发主流。上一页下一页返回5.9数字电视教学机5.9.3数字电视教学机模块功能1.音频处理模块该模块完成各种音频输入信号的处理，提供耳机接口，并将音频信号放大，驱动扬声器。方案中采用的音频处理器是MICRONAS公司生产的MSP3410G，它具有伴音处理、丽音解码、环绕处理、高低音均衡、音量控制、静音等功能，它与MCU通过I2C总线进行通信，是目前广泛运用的伴音处理芯片。方案中采用的音频放大器是飞利浦公司生产的TDA1517,它是双声道(6瓦/声道)功放，具有高效、散热好的特点。上一页下一页返回5.9数字电视教学机2.输入接口模块该模块提供各种输入信号的物理接口，如CVBS、S一Video,YCbCr,YPbPr,VGA、音频信号接口;通过电子开关对液晶电视机系统要处理的信号进行选择，同时对各种信号做调整，如限幅等，电子开关选用PISV331。

3.高频头模块目前主流的TFT一LCD液晶电视机都不具有直接接收数字电视信号的能力，仍然提供的是接收模拟信号功能，本系统提供模拟接收功能，采用一体化的高频头，直接输出全电视信号和伴音信号。电视调谐器采用的是成都旭光生产的JS6B系列一体化高频头，其特点是频率合成、I2C控制、全增补电视频道、单SV供电等。它将本振、频段控制、调谐电压发生集于一体，解调出CVBS视频信号和TV伴音信号及第二伴音中频(SIF)音频信号，将信号送到输入接口板进行相应的处理。上一页下一页返回5.9数字电视教学机4.视频解码模块该模块提供的功能是对复合电视信号(CVBS)、分离电视信号(S一Video)进行解码，并将其数字化以ITU656信号的形式输出给图像处理模块，ITU656信号的输出时钟为27MHz。方案中采用的视频解码器是MICRONAS公司生产的VPC3230D，它是多制式(PAL/NTSC/SECAM)视频解码芯片，可以解码CVBS、S-Video信号，内置运动自适应4H梳状滤波器，能得到很好的解码图像质量。它还可以通过外挂画中画(PIP)解码器来实现画中画功能。在VPC3230D中经A/D变换、亮色分离