数字逻辑（邓建）03-01-03

第3章数字电路介绍数字电路中的电气知识数字逻辑2思考几个问题在模拟的世界中如何表征数字系统？如何将物理上的实际值映射为逻辑上的0和1？什么时候考虑器件的逻辑功能；什么时候考虑器件的模拟特性？33.1逻辑信号和门电路如何获得高、低电平？高电平对应0还是1？VOUTVINVDDR获得高、低电平的基本原理正逻辑positive10负逻辑negative104门电路

实现基本逻辑运算和常用复合逻辑运算的电子电路与或非与非或非异或与或非与门或门非门与非门或非门异或门与或非门53.1逻辑信号和门电路从物理的角度考虑电路如何工作，工作中的电气特性实际物理器件不可避免的时间延迟问题从逻辑角度输入、输出的逻辑关系三种基本逻辑：与、或、非6基本逻辑运算：与（AND）000010100111ABF逻辑表达式F=A·B开关：1通、0断灯：1亮、0不亮当且仅当所有输入全为1时，输出为1真值表&ABF逻辑符号ABFABF7基本逻辑运算：或（OR）逻辑表达式：F=A+BABF真值表ABF只要有任何一个输入为1，输出就为1≥1ABFABF逻辑符号0000111011118基本逻辑运算：非（NOT）AF0110真值表逻辑表达式：F=A=A’AFR产生一个与输入相反的输出通常称为反相器（inverter）1FAAF逻辑符号9与非和或非与非逻辑表达式：F=(A·B)’

逻辑符号：或非逻辑表达式：F=(A+B)’

逻辑符号：&≥110真值表&≥111门电路符号的其它形式&ABF=AB≥1ABF=A+B1AF==1ABF=A

B12F=A+B（或）F=A

B(异或）二进制A+BAB00011011011201110110≥1ABF=A+BF=A

B=1AB数字逻辑电路分析与设计（VictorP.Nelson影印版,1997）第110、119页13门输入端个数非1异或2（如SN54AC86）3（如

SN74LVC1G386）与、或与非或非2或多个8输入的与非（如74HC30）14Single-InputLogicGatesNOTF=AAF0110AFBUFF=AAF0011AF15Two-InputLogicGatesANDF=ABABF000010100111ABFORF=A+BABF000011101111ABF16MoreTwo-InputLogicGatesXNORF=A+BABF00011011ABFXORNANDNORF=A+BF=ABF=A+BABF000011101110ABF001011101110ABF001010100110ABFABFABF100117Multiple-InputLogicGatesNOR3F=A+B+CBCF00011011ABFCA000000011011111110000000AND4F=ABCDABFCDBCF00011011A000000011011111100000001183.2逻辑系列（LogicFamily）同一系列的芯片具有类似的输入、输出及内部电路特征，但逻辑功能不同。不同系列的芯片可能不匹配两种常用逻辑TTL逻辑CMOS逻辑193.3CMOS逻辑1、CMOS逻辑电平逻辑1（高态）逻辑0（低态）5.0V3.5V1.5V0.0V未定义典型的5V电源电压其它电源电压：3.3V或其它

（参见第105页的图3-62）20补充例题HIGH

：2.0–3.3VLOW

：0.0–0.8V

电压正逻辑负逻辑5.0V3.0V2.0V1.5V0.8V0.0V-0.7V-3.0V21解答HIGH

：2.0–3.3VLOW

：0.0–0.8V

电压正逻辑负逻辑5.0Vprobably1probably03.0V102.0V101.5Vundefinedundefined0.8V010.0V01-0.7Vprobably0probably1-3.0Vprobably0probably1The“probably”casesmaycausedamagetothegateifsustained222、MOS晶体管分为：N沟道和P沟道分析：

Vgs=0Rds很高（>106）截止状态

Vgs

Rds

导通状态漏极drain源极source栅极gateVgs+N沟道23MOS晶体管分为：N沟道和P沟道源极source漏极drain栅极

gate+VgsP沟道分析：

Vgs=0Rds

非常高截止状态

Vgs

Rds

导通状态24MOS晶体管MOS晶体管栅极阻抗非常高（>兆欧）无论栅电压如何栅－漏、栅－源之间几乎没有电流（漏电流leakagecurrent,

A）栅极与源和漏极之间有电容耦合信号转换时，电容充放电，功耗较大25MOS管的基本开关电路vI+–vO–+iD+VDDRDDGS只要电路参数选择合理输入低，截止，输出高输入高，导通，输出低26MOS管的基本开关电路输入为低，截止状态(off)，输出为高.输入为高，导通状态(on)，输出为低.VinVoutVDDRDDGSVoutVinVDDRiD27CMOS门电路的基本结构pullupnetworkpulldownnetworkVDDGroundoutinputs283、基本的CMOS反相器工作原理1、VIN=0.0VVGSN=0.0V，Tn截止VGSP=VIN–VDD=–5.0V，Tp导通VOUT

VDD=5.0V2、VIN=VDD=5.0VVGSN=5.0V，Tn导通VGSP=VIN–VDD=0.0V

，Tp截止VOUT

0VDD=+5.0VVOUTVINTpTnGDSS293、基本的CMOS反相器VDD=+5.0VVoutVinTpTnVDDAZ“低”有效VinVoutLowHighHighLow没有大的工作电流流过MOS管，功耗较低.30MOS管符号类型教材其它PMOSNMOSgdsgsd314、CMOS与非门AB(AB)ABF2parallelpMOStransistorsbetweenYandVDD2seriesnMOStransistorsbetweenYandVSSParallelpMOSSeriesnMOSpBpAnAnBVDDVSS“PullUp”pMOSgatesusedwhenoutputneedstobeHIGHforLOWinput(s)“PullDown”nMOSgatesusedwhenoutputshouldbeLOWforHIGHinput(s)324、CMOS与非门工作原理：1、A、B至少有一个为低T1、T3至少有一个截止，T2、T4至少有一个导通；F为高（

VDD）2、A、B都为高T1、T3都导通，T2，T4都截止，

F为低（

0V）VDD=+5.0VFABT1T2T4T3F=(A·B)’ABF33CMOSLogicGate:NANDVDDAFGNDABBFElectricalCircuitSymbolTruthTableABF001011101110343-inputNAND原理图ABFCGND(VSS)VCC(VDD)354、CMOS或非门VDDVSSABFParallelnMOSSeriespMOSpApBnAnB364、CMOS或非门工作原理：1、A、B都为低T1、T3都截止，T2，T4都导通，F为高（

VDD）

2、A、B至少有一个为高T1、T3至少有一个导通，T2、T4至少有一个截止；F为低（0V）VDD=+5.0VFABT1T2T4T3F=(A+B)’ABF37CMOSLogicGate:NORVDDAFGNDABBFElectricalCircuitSymbolTruthTableABF001010100110384-inputNORGate原理图ABCDFGND(VSS)VCC(VDD)39CMOSNANDandNORGates3.3CMOSLogicVDD=+5.0VFABVDD=+5.0VFAB小结：每个输入控制一对互补的晶体管.输出反相（取非）.40CMOSLogicGate:ANDTruthTableABF000010100111ABFSymbolABFF≡41ANDGateABFFABand42CMOSLogicGate:ANDNANDInverterVSSABpApBnAnBVDDFpCnC原理图43CMOSLogicGate:ORTruthTableABF000011101111FSymbolFF≡ABAB44CMOSLogicGate:OR原理图InverterNORABpApBnAnBVSSVDDFpCnC45ExampleACCABFB分析上述电路的逻辑功能_____F=AB+C465、扇入（fan－in）门电路所具有的输入端的数目导通电阻的可加性限制了CMOS门的扇入数可用较少输入门级联得到较多的输入8输入与非门的一种实现Typically,

NORgates:≤4

NANDgates:≤647与非门、或非门的tpd产品型号（TI公司）最少最多SN74LVC1G00Single2-InputPositive-NANDGate0.83.4SN74LVC1G02Single2-InputPositiveNOR-Gate0.83.4SN74LVC1G10Single3-Inputpositive-NANDGate0.62.7SN74LVC1G27Single3-InputPositive-NORGate0.83.1CL=15pF,–40°Cto85°C,VCC=5V±0.5V但是根据手册4输入的与非门CD74HC20和4输入的或非门CD74HC4002的工作速度没有差别。486、非反相门VDD=+5.0VAF非反相缓冲器496、非反相门Wemightbetemptedtoturnthetransistorsupsidedowntobuildanoninvertinggate.Forexample,Figure1.22showsanoninvertingbuffer.Unfortunately,nowboththenMOSandpMOStransistorsproducedegradedoutputs,sothetechniqueshouldbeavoided.《CMOSVLSIDesign:ACircuitsandSystemsPerspective》(4ePage14)507、CMOS与或非门F=A·B+C·DABCDBAFDCDCVDD51VDD=+5.0VABFCD7、CMOS与或非门F=(A·B+C·D)’ABCDF525.OR-AND-INVERTGates3.3CMOSLogicOR-AND-INVERTZ=[(A+B)·(C+D)]’（或与非门）ABCDz53ExampleThisimplementsthefunctionDABCABCDFFpMOSnMOSVSSVDDABCDF=(A·(B+C))+DVDDVSS54课堂练习ABCDDCBAFVDDF=(A+B+C)·D55Example2

____________________OUT=(A1+A2+A3

)(B1+B2

)C1A1A2A3B1B2C1A3VDDDualpMOSPull-upnetworkOUTC1B1B2A2A356Example3___________________OUT=A1A2A3+B1B2+C1C2C3A1A2A3B1B2C1C2C3VDDDualpMOSPull-upnetworkOUTA1A2A3B1B2C1C2C357Example4VDDOUTBACDEABCDE

_____