CN113489486B 片内晶振校准电路及校准方法 （青芯半导体科技(上海)有限公司）

验区祖冲之路2305号B幢608室（房产本发明提供了一种片内晶振校准电路及校根据比较结果通过逐次逼近算法生成步长控制2时钟比较模块，被配置为比较待校准时钟和参考时钟，状态控制模块，被配置为根据比较结果通过逐次逼近算法生成步长步长控制模块，被配置为根据步长控制信号生成校准信其中逐次逼近算法实现模块控制各个校准的状若待校准初始值对应的计数值大于目标校准值对应的参若待校准初始值对应的计数值小于目标校准值对应的参根据第一次时钟比较的比较结果，以第一步长调整待校准初始值若逐次逼近算法实现模块判断得到，某次的比较结果与步长控制模块将不同步长的校准信号提供至待校准晶通过控制接口向时钟比较模块提供目标校准值和读取校3若待校准初始值对应的计数值等于目标校准值对应的参考计数器对应的待校准初始值相加之后的平均值，作为最终的待校准晶振的控制寄存器的配置值；逐次逼近算法执行过程中，若调整待校准晶振的控制寄存器的若逐次逼近算法实现模块判断得到，第i次的比较结果与第i-1控制步长控制模块生成第一步长N，以使步长控制模块继续以第一步长N及与第i-1次相同若逐次逼近算法实现模块判断得到，第j次的比较结果与第j-控制步长控制模块生成第二步长N/2，以使步长控制模块继续以第二步长N/2及与第j-1次若逐次逼近算法实现模块判断得到，第k次的比较结果与第k-控制步长控制模块生成第三步长N/4，以使步长控制模块继续以第三步长N/4及与第k-1次及若逐次逼近算法实现模块判断得到，第m次的比较结果与第m-控制步长控制模块生成第四步长N/8，以使步长控制模块继续以第四步长N/8及与第m-1次最终的待校准晶振的控制寄存器的配置值为(a+b)使时钟比较模块对待校准时钟和参考时钟进行比较，以得到比较使状态控制模块根据比较结果通过逐次逼近算法生成步长控制信4若待校准初始值对应的计数值大于目标校准值对应的参若待校准初始值对应的计数值小于目标校准值对应的参根据第一次时钟比较的比较结果，以第一步长调整待校准初始值若逐次逼近算法实现模块判断得到，某次的比较结果与56的参考计数器的计数值，以供时钟比较模块将该计数值与待校准计数器的计数值进行比7[0042]若逐次逼近算法实现模块判断得到，第i次的比较结果与第i-1次的比较结果相[0043]若逐次逼近算法实现模块判断得到，第j次的比较结果与第j-1次的比较结果不j-1次相反的调节方向调整待校准初始值，直至第k次的比较结果与第k-1次的比较结果不[0044]若逐次逼近算法实现模块判断得到，第k次的比较结果与第k-1次的比较结果不k-1次相反的调节方向调整待校准初始值，直至第m次的比较结果与第m-1次的比较结果不[0045]若逐次逼近算法实现模块判断得到，第m次的比较结果与第m-1次的比较结果不m-1次相反的调节方向调整待校准初始值，直至第h次的比较结果与第h-1次的比较结果不[0050]使步长控制模块根据步长控制信号生成校准信号，以向待校准晶振提供校准信8钟比较过程中的计数值和目标校准值可能始终不相等而导致9[0068]以下结合附图和具体实施例对本发明提出的片内晶振校准电路及校准方法作进过控制接口向时钟比较模块10提供目标校准值和读取块控制各个校准的状态且实现逐次逼近算法的状态转换，逐次逼近算法的实现步骤如图3N调慢待校准晶振40；以及若待校准初始值对应的计数值小于目标校准值对应的参考计数较模块10进行第i次时钟比较，其中i为大于1的正整数；若逐次逼近算法实现模块判断得20生成第一步长N，以使步长控制模块20继续以第一步长N及与第i-1次相同的调节方向调第一步长N/4及与第k-1次相反的调节方向调整待校准初始值，直至第m次的比较结果与第m-1次的比较结果不同，保存此时待校准晶振40的控制寄存器中存储待校准初始值记作a，续以第一步长N/8及与第m-1次相反的调节方向调整待校准初始值，直至第h次的比较结果与第h-1次的比较结果不同，保存此时待校准晶振40的控制寄存器中存储待校准初始值记要求的有效值。通过计算待校准晶振40的控制寄存器中存储待校准初始值a和b的平均值，数值和目标校准值可能始终不相等而导致校准无[0095]在步骤6中，对保存的步骤4的寄存器值和保存的步骤5的寄存器