《计算机组成原理》本科全套教学课件

计算机组成原理全套可编辑PPT课件目录第一章计算机系统的基本概念第二章计算机系统的工作原理第三章数制及逻辑设计基础第四章总线与I/O设备第五章存储器第六章中央处理器第七章控制单元第八章简单模型机设计第九章简单模型机编程第十章指令集进阶计算机系统的基本概念第一章第一章

计算机系统基本概念1.1引言计算机的发展史计算机系统的组成和特点1.2计算机的应用分类摩尔定律与计算机行业实体计算机分类计算机的典型应用1.3计算机的性能与空间相关的指标与时间相关的指标1.1引言探索计算机系统的世界核心定义计算机是一种高度自动化的电子设备，能够根据预设的程序，以数字形式存储、处理和分析信息。主要分类数字计算机(Digital)处理离散的数字信号，通过算术和逻辑操作执行任务。本书讨论的主要对象。模拟计算机(Analog)处理连续变化的物理量（如电压、电流），主要用于工程和科学计算。计算机的定义与分类第一代(1946-1958)核心器件：电子管体积大、功耗高、速度慢，代表作为ENIAC。第二代(1958-1964)核心器件：晶体管体积减小，速度提升，开始使用高级语言编程。第三代(1964-1971)核心器件：集成电路可靠性高，功耗更低，操作系统成熟。第四代(1971年至今)核心器件：超大规模集成电路微型化、网络化、智能化，个人计算机普及。1.1.1计算机的发展史（国外）发展阶段年份主要电子器件存储器运算速度代表性计算机第一代电子管计算机1946-1958年电子管磁鼓、磁芯每秒数千次到数万次ENIAC(1946)第二代晶体管计算机1958-1964年晶体管磁芯(主),磁鼓/磁盘(辅)每秒数十万次到数百万次TRADIC(1954)第三代集成电路计算机1964-1971年集成电路半导体存储器每秒数百万次到数千万次IBM360,PDP-11第四代超大规模集成电路1971年至今超大规模集成电路集成电路存储器MIPS至TIPSIBMPC,SPARK计算机发展的四个阶段对比电子管阶段(50年代)1958年研制出第一台电子计算机103机，标志着中国计算机事业的起步。晶体管阶段(60年代)1964年研制出晶体管计算机441-B机，计算速度和稳定性大幅提升。集成电路阶段(70年代)1971年研制出小规模集成电路计算机111机，进入集成电路时代。超大规模集成(80年代至今)1983年：

“银河-I”巨型机诞生。2009年：

“天河一号”千万亿次突破。2016年：

“神威·太湖之光”登顶全球500强榜首。1.1.1计算机的发展史（我国）面临的挑战：关键技术短板尽管我国计算机产业成就显著，但在以下关键领域仍面临挑战：CPU设计：高端通用处理器架构设计能力有待提升。芯片制造：先进制程工艺与国际顶尖水平存在代差。基础软件：操作系统、工业软件等生态建设任重道远。机遇与意义：自主可控与安全掌握核心技术是实现产业升级与国家安全的必由之路：自主可控：突破技术封锁，保障产业链供应链安全。学科基石：《计算机组成原理》是理解硬件架构、系统底层逻辑的核心课程，是培养高端人才的基础。我国计算机产业的挑战与机遇1.1.2计算机系统的组成和特点硬件与软件的协同硬件：“物质”基础计算机的实体部分，是整个系统的物理载体。核心：主机（CPU、内存、主板等）外设：输入输出设备、存储设备等软件：功能“灵魂”由各类特殊功能的程序组成，存储在存储介质中。作用：充分发挥硬件潜能，实现各类逻辑功能分类：系统软件、应用软件等相辅相成：界面浮动与软硬结合硬件与软件不可分割。随着技术发展，二者的界面是浮动的：硬件功能可以通过软件模拟（软化），软件功能也可以固化为硬件（硬化），共同推动系统性能提升。计算机系统的组成：硬件与软件系统软件用于管理整个计算机系统，调度硬件资源，确保其高效运行的基础软件。操作系统(Windows,Linux,macOS)语言处理程序(编译器,解释器)数据库管理系统(DBMS)应用软件用户根据具体任务需求编制或使用的程序，直接面向最终用户解决实际问题。办公软件(MicrosoftOffice,WPS)科学计算与工程设计程序娱乐与游戏软件软件的分类核心定义固件是存储在ROM等永久性存储器件中的程序，是具有软件功能的硬件，如主板BIOS。性能特点性能介于硬件和软件之间。执行速度快于普通软件，灵活性优于纯硬件电路，兼具两者优势。发展趋势随着芯片技术的发展，计算机功能的固件化已成为重要趋势，推动了智能化设备的普及。硬件与软件的融合：固件硬件是执行输入、运算和输出操作的基础无论计算机型号新旧、算力高低，其基本工作原理都是对输入的数据进行运算处理，然后输出结果。输入(Input)接收外部数据与指令运算(Process)核心处理与逻辑计算输出(Output)展示处理后的结果计算机系统的特点1631.输入(Input)通过键盘、鼠标等设备从外部获取信息和数据，是计算的起点。2.运算(Process)CPU对输入的信息进行存储、处理和逻辑计算，是计算机的核心环节。3.输出(Output)将处理后的结果通过显示器、打印机等反馈给用户，完成交互闭环。特点1：硬件是执行输入、运算和输出操作的基础指令(Instruction)指挥计算机执行特定操作的命令。例如：加、减、乘、除、数据传输等基础操作。数据(Data)程序处理的对象和原材料。包括：数值、字符、图像、音频等各种形式的信息。核心关系：程序通过一系列有序的指令，对数据进行处理和变换，实现特定功能。特点2：指令与数据的集合程序是指令与数据的集合（以一个C语言程序为例）计算机的工作方式指令驱动：严格遵循预设指令序列，步骤明确。精确执行：机械执行指令，结果高度可预测。顺序处理：基于指令序列逐条执行，基础逻辑严谨。缺乏直觉：仅处理定义好的数据，无常识推断能力。人类的思维方式目标驱动：围绕目标灵活思考，随时调整策略。模糊与近似：处理不完整信息，做出合理近似判断。并行与跳跃：多任务并行思考，具备跳跃性和创造性。经验与学习：从经验中学习，将知识迁移到新场景。核心差异：计算机擅长高速精确处理结构化数据；人类思维在创造性、灵活性及模糊信息处理上占优。特点3：计算机的工作方式不同于人类思维1.2计算机的应用分类无处不在的计算1.2.1摩尔定律与计算机行业核心定义：指数级增长摩尔定律由戈登·摩尔提出，是计算机行业发展的基石。其核心描述了集成电路的发展规律：晶体管数量倍增：每隔18-24个月，芯片上可容纳的晶体管数量翻一番。性能与成本优化：在性能提升一倍的同时，成本却下降一半，实现了性价比的飞跃。行业影响：技术演进动力尽管面临物理极限，摩尔定律的精神依然指引着行业发展：行业路线图：成为半导体行业的风向标，推动了PC、智能手机及AI技术的爆发。持续创新动力：追求更高性能与更低成本的理念，持续驱动着架构创新与制程突破。1.2.2实体计算机分类超级计算机运算速度最快，主要用于尖端科学计算，如气候模拟、核爆模拟等领域。大型机具备高可靠性与高并发处理能力，常用于银行、政府等关键业务系统。小型机曾用于企业部门级应用，支持多用户多任务，现多被高性能服务器取代。微型机面向个人使用，体积小、价格低，如台式机、笔记本电脑等。工作站高性能专业计算机，专用于图形设计、工程仿真、影视特效等领域。嵌入式系统集成于其他设备中的专用系统，广泛应用于智能家电、汽车电子等场景。1.2.3计算机的典型应用（一）：尖端科技气候模拟利用超级计算机建立模型，高精度预测气候变化趋势，辅助环境决策。生物医药助力药物分子设计与筛选，加速基因组学研究，推动精准医疗发展。人工智能训练复杂的深度神经网络模型，赋能自动驾驶、自然语言处理等前沿技术。航空航天模拟飞行器气动特性，进行复杂的结构力学分析，支持航天器优化设计。天文学处理海量天文观测数据，模拟星系演化过程，探索宇宙起源与奥秘。高性能计算基础为上述所有尖端领域提供强大的算力支撑，是现代科学发现的“超级大脑”。1.2.3计算机的典型应用（二）：日常与商业电子商务：让购物更加便捷，打破时空限制。远程教育：提供丰富的在线学习资源，实现教育资源共享。智能交通：优化城市交通流量，让出行更高效、更安全。远程医疗：跨越地域限制，实现医疗服务的精准和及时。数字媒体与社交：丰富人们的精神文化生活，连接世界。1.3计算机的性能衡量计算能力的标尺1.3.1与空间相关的指标：存储容量基本定义与单位基本单位：字节(Byte,B)最小存储单元，1Byte=8bit。更大单位用于描述海量数据中心：PB(拍字节)EB(艾字节)ZB(泽字节)常用单位换算(1024进制)1KB(千字节)=1024B1MB(兆字节)=1024KB1GB(吉字节)=1024MB1TB(太字节)=1024GB单位名称中文名称英文缩写与上一级单位的换算关系Bit比特b-Byte字节B1B=8bKilobyte千字节KB1KB=1024BMegabyte兆字节MB1MB=1024KBGigabyte吉字节GB1GB=1024MBTerabyte太字节TB1TB=1024GBPetabyte拍字节PB1PB=1024TBExabyte艾字节EB1EB=1024PB计算机存储容量的单位表1-3计算机存储容量的单位1.3.2与时间相关的指标（一）：运算速度指令执行速度(MIPS/GIPS/TIPS)定义：衡量CPU处理能力的核心指标，分别代表每秒百万条、十亿条、万亿条指令数。意义：数值越大，表明处理器在单位时间内能完成的计算任务越多，运算速度越快。CPU时钟频率(主频)定义：CPU每秒的时钟周期数，单位为Hz（赫兹），常见单位如3.2GHz。意义：决定了CPU的“心跳”速度。主频越高，CPU在单位时间内能完成的基本操作越多。1.3.2与时间相关的指标（二）：响应时间与吞吐率响应时间(ResponseTime)指从用户提交请求到系统返回结果的总时间。这是直接影响用户体验的关键指标。核心逻辑：时间越短，用户感觉越快吞吐率(Throughput)指单位时间内系统完成的任务数量，用于衡量系统的整体并发处理能力和工作效率。核心逻辑：数值越高，系统处理能力越强1.3.2与时间相关的指标（三）：其他指标存取时间(AccessTime)指从启动一次存储器访问到完成操作的时间。它是衡量存储器读写速度的核心指标，直接决定了数据读取的快慢。总线带宽(BusBandwidth)指单位时间内总线上能传输的数据总量。它是CPU与其他部件之间数据传输能力的关键指标，如同计算机内部的“高速公路”。本章总结（一）计算机发展史经历了电子管、晶体管、集成电路、超大规模集成电路四个阶段。我国在超级计算机领域成就显著。系统组成架构由硬件和软件组成，二者相辅相成。软件分为系统软件和应用软件，固件是软硬件的融合。核心工作特点硬件的核心是执行输入、运算、输出操作。系统通过指令集架构实现对硬件资源的高效调度与管理。本章总结（二）计算机应用与驱动力广泛应用领域涵盖尖端科技研发、日常生活服务以及商业经济等各个关键领域，无处不在。行业发展驱动力摩尔定律（Moore'sLaw）持续推动硬件性能指数级增长，是行业发展的核心引擎。关键性能衡量指标空间指标：存储容量单位包括Byte(B),KB,MB,GB,TB等，衡量数据保存能力。时间指标：运算与响应核心指标包括运算速度(MIPS/主频)、系统响应时间、数据吞吐率、内存存取时间及总线带宽。思考与讨论软硬件的关系与界面硬件和软件的关系是怎样的？为什么说它们的界面是浮动的？摩尔定律的影响与适用性摩尔定律对计算机发展有何影响？它现在是否仍然适用？计算机应用实例分析列举身边的计算机应用实例，并分析它们分别属于哪种类型计算机性能的衡量指标除了我们提到的，你认为还有哪些指标可以衡量计算机的性能？计算机系统的工作原理第二章第二章：计算机系统的工作原理2.1从高级语言到机器语言计算机系统的层次结构与程序运行机制2.2冯·诺依曼体系结构与现代计算机组成冯·诺依曼体系结构的基本组成和特点，对比哈佛体系结构2.3计算机的工作过程通过生动比喻理解指令执行过程，掌握计算机工作原理2.1从高级语言到机器语言程序的翻译与执行之旅引言：人机差异与程序执行思维方式的本质差异人类倾向于直接理解复杂的任务目标，而计算机只能机械地执行一系列简单的指令（程序）。这种差异是计算机体系结构设计的基础前提。结构化的计算机组成为了驾驭复杂性，我们将计算机结构化为一系列抽象层次。每一层都建立在其下层之上，通过这种分层抽象，将不可控的复杂性转化为可管理的模块。比喻：公司指令传达总裁(CEO)—高级语言程序提出复杂项目的宏观目标，类似于编写高级语言代码。部门经理(Manager)—操作系统将宏观目标分解为具体的部门任务，负责资源调度与管理。团队领导(TeamLead)—汇编语言将任务拆解为可执行的步骤，细化到具体流程，类似汇编指令。一线员工(Staff)—机器语言执行最基础、最直接的操作，是指令的最终物理执行者。指令翻译与执行流程抽象指令输入目标定义与顶层设计层层分解与翻译管理与调度的中间层转换底层操作执行具体、直接的动作实施2.1.1计算机系统的层次结构HIERARCHICALSTRUCTUREOFCOMPUTERSYSTEM该图展示了计算机系统从顶层高级语言到底层数字逻辑的6个层次结构。每一层都屏蔽了下层的实现细节，为上层提供服务，体现了系统设计的模块化与高效性。计算机系统的层次结构高级语言层（第5层）面向用户抽象这是计算机体系结构中最接近用户的抽象层次，直接服务于软件开发人员，屏蔽了底层的复杂性。与机器无关用户使用Python、Java、C++等高级语言编程，无需了解硬件指令集或寄存器等内部细节。核心关注点程序员专注于解决逻辑问题，核心在于掌握语言语法、设计高效算法以及构建合理的数据结构。汇编语言层(第4层)使用助记符表示机器指令，如ADDA,B，可读性优于机器码。与机器结构强相关，编程需掌握寄存器、寻址方式等硬件细节。需通过汇编器（Assembler）转换为机器语言才能执行。操作系统层(第3层)负责管理和调度计算机的软硬件资源（如CPU、内存、外设）。为用户和上层程序提供服务接口，屏蔽底层硬件的复杂性。作为用户与硬件之间的桥梁，是计算机系统的核心大管家。汇编语言层&操作系统层指令系统层&微程序层指令系统层(第2层)/ISA层软硬件界面是软件与硬件之间的桥梁，决定了CPU的指令集架构。机器语言编程通过机器语言或汇编语言编程，直接控制硬件执行。微程序层(第1层)/实际机器层微指令执行由硬件直接执行，使用微指令编写微程序来解释上层指令。非普适性并非所有计算机都具备此层，取决于具体的微程序设计架构。数字逻辑层(第0层)计算机的硬件内核这是整个计算机体系的物理基础，构成了系统运行的底层基石。基本逻辑电路组成由门电路、触发器等基础元件构成，实现最原始的信号处理功能。布尔代数设计原理逻辑设计者采用布尔代数作为数学工具，进行电路的逻辑功能设计。上层操作的物理表现所有软件层面的操作，最终都表现为这一层电路中高低电平的变化。层次结构的灵活性划分非绝对层次结构的划分主要是为了便于理解和管理，实际工程中的界限往往是模糊和相对的。软硬件交互界面核心交互通常发生在指令系统层与操作系统层之间，这是连接硬件资源与软件逻辑的关键枢纽。界面动态变化随着技术演进，界面会上下移动。软件功能可“硬化”为硬件以提升性能，硬件功能也可“软化”为软件以增加灵活性。2.1.2程序如何在计算机中运行程序设计语言的分类机器语言计算机能直接识别的二进制指令集合。特点：面向机器，执行效率最高，但难读难写，可移植性差。汇编语言用助记符（如MOV,ADD）代替二进制指令。特点：仍面向机器，可读性有所提高，需要汇编器转换为机器码。高级语言接近自然语言，面向用户，与机器无关。编译型(C/C++)：一次性翻译为机器码，生成可执行文件。解释型(Python)：逐条翻译并执行，不生成文件。01预处理处理宏定义展开、头文件包含等文本操作，生成中间文本文件。02编译将预处理后的代码翻译成汇编语言，进行语法和语义分析。03汇编将汇编语言指令逐条翻译成机器语言，生成二进制目标文件。04链接合并多个目标文件和系统库文件，解决符号引用，生成最终可执行程序。高级语言程序转换为可执行程序的过程2.2冯·诺依曼体系结构与现代计算机组成2.2.1冯·诺依曼体系结构的基本组成和特点BasicComponentsandCharacteristicsofVonNeumannArchitecture冯·诺依曼体系结构的核心思想01.采用二进制数据和指令均以二进制形式表示，极大简化了硬件电路的实现逻辑，是计算机高效运行的基础。02.存储程序将解题步骤编写成程序，连同数据一起预先存储在存储器中，改变了以往需要外接线路控制的模式。03.程序控制控制器自动、连续地从存储器中取出指令并执行，实现了计算机的自动化运行，无需人工干预每一步。“这些思想共同奠定了现代计算机的基础，至今仍是计算机设计的核心准则。”运算器(ArithmeticUnit)进行算术运算和逻辑运算的核心部件。控制器(ControlUnit)指挥协调计算机各部件有序工作。存储器(Memory)存储程序指令和数据的记忆装置。输入设备(Input)将外部信息送入计算机（如键盘、鼠标）。输出设备(Output)将处理结果送出计算机（如显示器、打印机）。CPU概念运算器和控制器合称为中央处理器。冯·诺依曼体系结构运算器与控制器(CPU)运算器(ALU)核心功能负责对数据进行处理，包括：算术运算：+、-、×、÷逻辑运算：与、或、非、比较判断硬件组成主要由算术逻辑单元（ALU）和通用寄存器组成，用于暂存数据和中间结果。控制器(ControlUnit)核心功能计算机的“大脑”和指挥中心，协调各部件工作：取指分析：从存储器获取并解析指令发出信号：指挥运算器、存储器等执行操作硬件组成主要包含程序计数器(PC)、指令寄存器(IR)以及时序电路，确保指令按序执行。核心部件：ALU算术逻辑单元是运算器的核心，负责执行具体的算术与逻辑运算操作。数据暂存：寄存器用于临时存放参与运算的数据（操作数），是数据进入ALU前的中转站。核心寄存器：累加器特殊的寄存器，不仅存操作数，还存储中间结果和最终结果，是运算中心。运算器示意图指令寄存器(IR)负责存放当前正在执行的指令，是控制器分析指令的直接数据源。程序计数器(PC)存放下一条要执行的指令地址，指挥指令的执行顺序，决定程序流向。时序电路产生各种时序信号，保证控制器的命令按时间顺序发送，协调各部件工作。控制器示意图存储器、输入/输出设备存储器(Memory)核心功能：计算机的“记忆”部件，用于存储程序和数据。访问机制：通过唯一地址访问特定存储单元，实现数据读写。输入设备(Input)信号转换：将外部信息转换为计算机可识别的二进制信号。典型设备：键盘、鼠标、扫描仪、摄像头等。输出设备(Output)结果展示：将二进制处理结果转换为人类可识别的形式。典型设备：显示器、打印机、音箱、投影仪等。1.地址总线(单向)CPU将存储单元的地址通过地址总线送到存储器，寻址目标位置。2.地址译码存储器接收地址信号后进行译码，精准定位并找到对应的存储单元。3.数据总线(双向)•读操作：数据从存储器送回CPU。•写操作：数据从CPU写入存储器。存储器示意图冯·诺依曼体系结构的特点五大核心部件组成由运算器、控制器、存储器、输入设备和输出设备五大基本部分组成，各司其职。指令与数据同等地位指令和数据均以二进制形式存储在存储器中，计算机在运行时自动区分二者。指令结构标准化每条指令由操作码（表示操作类型）和地址码（表示操作数位置）两部分组成。顺序存储与执行程序指令在存储器中顺序存放，CPU通常按地址顺序执行指令，体现了“程序控制”的思想。2.2.2哈佛体系结构HarvardArchitecture冯·诺依曼瓶颈资源共享冲突指令和数据共享同一存储器和数据总线，无法并行访问。性能瓶颈CPU取指令和取数据串行进行，总线带宽限制了系统吞吐量。哈佛体系结构核心思想存储分离架构拥有独立的程序存储空间和数据存储空间，物理上完全隔离。双总线并行机制配备独立的程序总线和数据总线，支持同时取指和取数。高效实时处理并行访问极大提升了执行效率，特别适用于DSP等实时信号处理场景。哈佛体系结构的提出背景与核心思想图2-7冯·诺依曼与哈佛体系结构对比冯·诺依曼结构存储结构：程序指令与数据混合存储在同一个存储器中总线系统：采用单一数据总线，指令和数据分时复用特点：结构简单，成本低，但存在“冯·诺依曼瓶颈”，数据传输效率受限哈佛结构(HarvardArchitecture)存储结构：拥有两个独立的存储器（程序存储器和数据存储器）总线系统：配备两条独立的地址和数据总线，可并行访问特点：吞吐率高，执行效率快，适用于对实时性要求高的嵌入式系统现代应用：改进的哈佛结构(ModifiedHarvardArchitecture)典型代表如ARM处理器，在CPU内部的L1缓存层面分离指令缓存(I-Cache)和数据缓存(D-Cache)，实现高速并行；但在外部物理内存层面共享统一地址空间，兼顾了执行效率与编程灵活性。2.3计算机的工作过程2.3.1一间特别的工厂控制器=经理负责阅读订单（指令），并指挥各个部门工作。运算器=生产车间根据厂长的指令，对原材料（数据）进行加工处理。存储器=仓库存储订单（程序）和原材料/成品

（数据）。输入设备=采购部门从外部采购原材料（数据）送入仓库。输出设备=销售部门将生产好的成品（结果）送出工厂。高度自动化厂长自动从仓库调取原材料，安排生产，并最终将成品发货。一个有趣的比喻：一间特别的工厂货仓(Storage)存放原材料（数据）和任务单（指令）。每个货架拥有唯一编号（地址），便于快速查找。厂房(Core)包含控制室（指挥中心）、生产车间（运算器+寄存器）、NEXT指示牌及INSTR公告栏，是执行生产的核心区域。运输线路(Bus)连接货仓与厂房的通道，负责运送物料（数据）和任务单（指令），确保生产流程顺畅。一间特别的工厂01初始化经理在NEXT上写下0，指示从0号货架取第一个任务单。02取回任务单从0号货架取回“MOVER0”任务单，贴在INSTR上，并更新NEXT为1。03执行任务分析任务单，得知需要从NEXT指示的1号货架取原材料。04搬运原材料将1号货架的原材料运送到厂房的R0货架，并更新NEXT为2。工厂的一次生产过程示例（1/2）05.取回任务单从2号货架取回“MOVER1”，贴在INSTR上，NEXT更新为3。06.搬运原材料将3号货架的原材料运送到厂房R1货架，NEXT更新为4。07.执行加法任务加工R0和R1的原材料，成品存入ACC货架，NEXT更新为6。08.存储成品取回“STORE”任务单，将ACC中的成品运送到6号货架存储。工厂的一次生产过程示例（2/2）2.3.2计算机“工厂”宏观架构映射货仓↔存储器(Memory)：存放指令和数据运输线路↔总线(Bus)：连接各部件的信息通道核心部件映射：厂房↔中央处理器(CPU)控制室↔控制器(CU)：分析指令，发出控制信号生产车间↔运算器(ALU)：执行算术和逻辑运算货架(R0,R1...)↔寄存器(Register)：高速临时存储NEXT指示牌↔程序计数器(PC)：指向下一条指令地址INSTR公告栏↔指令寄存器(IR)：存放当前执行指令工厂和计算机内部结构对比工厂生产模型(NEXT指示)计算机运算模型(PC程序计数器)初始化阶段：NEXT=0准备开始生产流程初始化阶段：PC=0程序计数器指向第一条指令地址取任务单：取单到INSTR,NEXT=1更新指示牌指向下一工序取指周期：取指令到IR,PC=1CPU从内存读取指令到寄存器执行任务：分析任务取料至R0,NEXT=2根据任务单获取原材料并加工执行周期：分析指令取数至R0,PC=2译码并执行操作，准备取下一条指令取任务单：取单到INSTR,NEXT=3循环：继续获取下一个任务取指周期：取指令到IR,PC=3循环：继续取下一条指令总结：表格展示了“取任务单-执行任务”与“取指周期-执行周期”的一一对应关系，PC与NEXT同步递增，驱动系统循环运行。工厂生产与计算机加法运算对比（1/2）计算机核心工作模式：工作过程=周而复始的“取指令→分析指令→执行指令”循环由控制器自动控制，无需人工干预，实现程序的连续自动执行。1.取指令从内存中读取指令到CPU，为执行做准备。2.分析指令CPU解码指令，确定具体要执行的操作类型。3.执行指令指挥运算器或其他部件完成具体的操作任务。工厂生产与计算机加法运算对比（2/2）2.3.3典型指令的执行过程微观层面解析取数、存数与加法指令机制阶段一：取指周期(InstructionFetch)01.PC→AR：将程序计数器中的指令地址送到地址寄存器02.Read：控制器向存储器发出读命令03.Memory→MDR：存储器将指定地址的指令读到数据寄存器04.MDR→IR,PC+1：指令送IR，PC自增指向下一条指令阶段二：执行周期(ExecutionCycle)05.OP(IR)→CU：分析操作码，识别为取数指令06.Ad(IR)→AR：将指令中的操作数地址送到地址寄存器07.Read：再次发出读命令，读取操作数08.Memory→MDR：存储器将操作数读到数据寄存器09.MDR→ACC：将操作数送入累加器ACC，完成指令取数指令(LOAD)的执行过程1.取指令地址指令地址从程序计数器(PC)流向地址寄存器(AR)，准备读取指令。2.读取指令内容指令从内存(Memory)读出，经MDR传输至指令寄存器(IR)进行分析。3.送操作数地址从指令寄存器(IR)中取出操作数地址，再次送入地址寄存器(AR)。4.读取操作数操作数从内存(Memory)读出，经MDR最终写入累加器(ACC)完成操作。取数指令执行流程示意图阶段一：取指与分析(Step1-7)PC→AR(程序计数器内容送入地址寄存器)Read(启动读操作，取指令)Memory→MDR(内存数据送入数据寄存器)MDR→IR,PC+1→PC(指令送IR，PC自增)OP(IR)→CU(分析操作码，识别为存数指令)Ad(IR)→AR(将指令中的目标地址送地址寄存器)Read(准备写操作，获取存储单元)阶段二：执行写回(Step8-9)Step8:数据准备ACC→MDR：将累加器中的数据送到数据寄存器Step9:写回内存MDR→Memory：将数据寄存器中的数据写回指定地址核心逻辑总结：存数指令的核心是将CPU内部累加器(ACC)的数据写回外部存储器。数据流向与取数指令相反，即从ACC经过MDR最终写入Memory。存数指令(STORE)的执行过程加法指令(ADD)的执行过程取指与分析阶段(步骤1-5)PC→AR：程序计数器内容送入地址寄存器Read操作：向内存发送读命令，读取指令Memory→MDR：内存数据送入数据寄存器MDR→IR,PC+1：指令送指令寄存器，PC自增OP(IR)→CU：分析操作码，识别为加法指令执行阶段(步骤6-8)R0→ACC：第一个操作数从寄存器R0送入累加器R1→X：第二个操作数从寄存器R1送入暂存器XACC+X→ACC：ALU执行加法运算，结果存回累加器ACC01.取指周期(FetchCycle)CPU首先从存储器中取出指令到指令寄存器(IR)，并自动更新程序计数器(PC)。这是所有指令执行的公共前置操作。02.执行周期(ExecuteCycle)根据指令操作码的不同，CPU执行具体操作。过程可能涉及读取操作数、执行算术/逻辑运算或写回结果等。核心机制：自动循环“取指-执行”的循环由控制器硬件自动完成，无需人工干预。这一机制是计算机能够自动、连续、高速工作的基石，确保了指令流的不间断处理。指令执行过程总结本章总结层次结构计算机系统分为6个层次，高级语言程序需经层层翻译（编译、汇编、链接）才能被硬件执行。冯·诺依曼体系结构现代计算机的基础，核心是“存储程序”和“程序控制”，由运算器、控制器等五大部件组成。哈佛体系结构通过分离程序和数据存储器，解决冯·诺依曼瓶颈，提高数据吞吐效率，广泛应用于嵌入式领域。基本工作过程计算机的基本工作是“取指-执行”循环，控制器是指挥中心，协调各部件高效完成指令任务。思考与讨论体系结构核心思考为什么说冯·诺依曼体系结构的核心是“存储程序”和“程序控制”？这两者如何定义了现代计算机的运行方式？架构瓶颈与演进冯·诺依曼瓶颈指的是什么？哈佛体系结构通过怎样的设计改进，有效缓解了这一性能瓶颈？指令执行过程解析以一个简单的加法指令为例，尝试描述其在CPU内部完整的“取指-译码-执行”周期。数制及逻辑设计基础第三章第三章数制及逻辑设计基础3.1数字系统3.2逻辑设计基础3.3课堂实践一：DS-VLAB仿真平台简介3.1.1按位计数系统1．定义按位记数系统是指任何基于位值制记数法的系统。位值制记数法又称位值记数法，用一组有顺序的数码来表示一个数的大小，数中的每个数码表示的大小既取决于它本身的数值，又取决于它所在的位值。在按位记数系统中，每个数都由一串数码表示，其中每个数码的位置，都有一个相关的权重，其中N是按位记数系统的基数。在这样一个以N为基数的系统中，一个数的一般形式是：3.1数字系统3.1.1按位记数系统将上述形式的数写成加权系数之和的形式，称为按权展开式：式中

是第i位的系数，取值是[0,N)中的整数；

和

之间的点是指小数点；n是指整数部分的位数；m是指小数部分的位数；i的值包含从n-1到0的所有正整数以及从-1到-m的所有负整数；Ni是第位的权重。3.1.1按位记数系统2.十进制系统十进制系统是一种以10为基数的按位记数系统，使用0、1、2、3、4、5、6、7、8、9这十个基本数码表示数，不同位置上的数码具有不同的权重。对于整数，其权重是10i，将上述展开式写成按权展开式，即为：对于一个只有小数部分的十进制数0.567，它包含十分之5、百分之6，千分之7，一般展示式是：对一个既有整数部分又有小数部分的十进制数234.567，它的权重的次幂有正有负，按权展开式是：3.1.2二进制系统在二进制系统是用0、1这两个基本数码表示数，则此类数的基数是2；同样的，不同位置上的数码具有不同的权重。对于一个二进制整数来说，它的权重是2i，按权展开式是：对于一个只有小数部分的二进制数0.011来说，它的权重是2-i，按权展开式是：对一个既有整数部分又有小数部分的二进制数来说，它的权重的次幂有正有负，按权展开式是：3.1.3二进制与十进制的转换1.二进制转换为十进制二进制数的按权展开式中的每一项算出结果并相加即可得到等值的的十进制数。例如：2.十进制转换为二进制十进制数向二进制数进行转换时，整数和小数的处理方式不同，所以在转换时需将它们分开处理。（1）整数的转换用十进制数除以2，得到的商再除以2，一直到商为0结束；每次除以2时的余数就是等值二进制数中的数码，第一个余数是最低位，最后一个余数是最高位；最后将余数从下往上依次记录下来，得到的结果便是该十进制整数对应的等值二进制数，此方法也称“倒序取余法”。3.1.3二进制与十进制的转换2.十进制转换为二进制（2）小数的转换用十进制小数乘以2，用所得乘积的小数部分继续乘以2，一直到乘积不存在小数时结束；每次乘以2时乘积的整数部分就是等值二进制数中的数码，第一个整数是最高位，最后一个整数是最低位；最后将整数从上往下依次记录下来，并在前加上“0.”，得到的结果便是该十进制小数对应的等值二进制小数，此方法也称“顺序取整法”。3.1.4十六进制表示法1.定义十六进制系统是一种以16为基数的按位记数系统，使用0~9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)这十六个基本数码表示数，不同位置上的数码具有不同的权重。对于一个十六进制整数A9816来说，它的权重是16i，按权展开式是：对于一个只有小数部分的二进制数0.3DF来说，它的权重是16-i，按权展开式是：对一个既有整数部分又有小数部分的十六进制数A98.3DF16来说，它的权重的次幂有正有负，按权展开式是：3.1.4十六进制表示法2.十六进制和十进制之间的转换（1）十六进制转换为十进制十六进制数向十进制的转换，只需要将十六进制数的按权展开式中的每一项算出结果并相加即可得到等值的的十进制数。（2）十进制转换为十六进制十进制数向十六进制的转换有两种方法：①整数部分除以16且倒序取余法，小数部分乘以16且顺序取整，具体步骤参考3.1.3小节中十进制转换为二进制的部分。②先将十进制数转换为二进制数，再将二进制数转换为十六进制数。3.1.4十六进制表示法3.十六进制和二进制之间的转换（1）十六进制转换为二进制一位十六进制数所能表示的数值范围是0~15，而4位二进制数所表示的数值范围也是0~15，因此一位十六进制数可由4位二进制数表示。十六进制数向二进制转换时，只需要将十六进制中每位数码用等值的4位二进制数替代即可。注意，十六进制数和二进制数是否等值，是转化成十进制数后再进行判断的。（2）十进制转换为十六进制4位二进制数可由一位十六进制数表示。二进制数向十六进制转换时，以小数点位分界点，整数部分从右往左4位一组，最后一组不足4位时在其左侧加0；小数部分从左往右4位一组，最后一组不足4位时在其右侧加0，然后将每一组用等值的一位十六进制数来表示，得到的结果便是等值的十六进制数。3.2逻辑设计基础3.2.1基本门电路门电路是数字电路中的基本逻辑单元电路，它实现了基本逻辑运算和复合逻辑运算。基本逻辑运算有：与、或、非三种，对应的门电路有：与门、或门、非门，常用的复合逻辑运算有：与非、或非、与或非、异或、同或，对应的门电路有：与非门、或非门、与或非门、异或门、同或门。（详见表3.1）表3.1真值表中的0和1分别表示的是低电平和高电平。门电路只能工作在两种电平下：高电平和低电平；在数字电路中，高电平用二进制1表示，低电平用二进制0表示。需要特别说明的是，在逻辑运算中，逻辑变量也是用字母表示，其取值只有0和1；此时的0和1不再表示大小，而是指同一个事物的两种不同的逻辑状态，例如灯管的灭与亮、门的关与开、电压的低与高等。3.2.2逻辑代数1.基本概念逻辑代数中的变量只有两个取值：0和1，分别代表假和真，在数字逻辑中分别代表低电平和高电平。这些变量通过与、或、非这三种基本逻辑运算进行操作。（1）与运算又称乘运算，所有输入均为1（真），结果才为1（真），其它情况结果都为0（假）。操作符为·，例如A·B。（2）或运算又称加运算，所有输入中只要有一个为1，结果就为1；输入全为0，结果才为0。操作符为+，例如A+B。（3）非运算又称求反运算：又称取反运算，只有一个输入。若输入为1，输出就为0；若输入为0，输出就为1。操作符为—，例如：

。所有的逻辑运算都是由这三种基本运算组合实现。3.2.2逻辑代数2.定律和公式逻辑代数中有很多定律，这些定律帮助我们化简逻辑表达式并进行有效的逻辑推理，详见表3.2。3.2.2逻辑代数3.逻辑函数在逻辑运算中，如果将逻辑变量作为输入，将运算结果作为输出，当输入变量的值确定之后，输出的值也随之确定。由此确定，输入与输出之间是一种函数关系，这种函数称之为逻辑函数，记作：在逻辑函数中，由于逻辑变量的值只有0和1两种状态，遵循的是逻辑运算，所以函数值也只有0和1两种情况，又称为二值逻辑函数。由于数字电路的基本工作原理是基于二进制系统，所以主要用到的是二值逻辑函数。在数字电路中，逻辑函数的描述方法不止一种，除了函数表达式外，还有逻辑真值表、逻辑电路图、卡诺图等。接下来，通过一个实例介绍逻辑函数的表达式、真值表、逻辑电路图。3.2.2逻辑代数3.逻辑函数例3.6假设我们现在要设计一个电路，该电路有三个输入信号A、B、C，一个输出信号Y。该电路的逻辑功能是：当A为高电平，且B和C至少有一个为低电平时，输出Y为高电平；否则输出Y为低电平。试用逻辑函数描述此电路的逻辑功能。（1）逻辑真值表。将所有输入变量（A、B、C）的所有取值组合下对应的输出Y的值列举出来，放入表格中，该表格就是真值表。3.2.2逻辑代数3.逻辑函数例3.6假设我们现在要设计一个电路，该电路有三个输入信号A、B、C，一个输出信号Y。该电路的逻辑功能是：当A为高电平，且B和C至少有一个为低电平时，输出Y为高电平；否则输出Y为低电平。试用逻辑函数描述此电路的逻辑功能。（2）逻辑函数表达式。将输入和输出间的逻辑关系写成与、或、非等运算的组合形式，即是逻辑函数表达式。逻辑函数表达式可以根据真值表写出来，具体步骤：①从真值表中找出输出为1的各行，把每行的输入变量写成乘积项形式；若此行的输入变量取值0则写成反变量（加非号）的形式，取值1则写成原变量。②把每个乘积项相加，即可得到逻辑函数的表达式。本例的逻辑函数表达式为：3.2.2逻辑代数3.逻辑函数例3.6假设我们现在要设计一个电路，该电路有三个输入信号A、B、C，一个输出信号Y。该电路的逻辑功能是：当A为高电平，且B和C至少有一个为低电平时，输出Y为高电平；否则输出Y为低电平。试用逻辑函数描述此电路的逻辑功能。（3）逻辑电路图。将逻辑函数表达式中的各个变量间的逻辑关系用门电路的图形符号表示出来，即是逻辑函数的一种描述方法--逻辑图。此例中的电路用到2个非门、3个三输入与门和1个三输入或门。3.2.2逻辑代数4.逻辑函数化简（1）公式化简法公式化简法就是利用逻辑代数中的公式、定律消除逻辑表达式中的多余乘积项、乘积项中的多余因子。此方法没有固定的步骤，常用方法如下：①并项法。利用公式：

，这一方法的思想：将两项合并为一项，消除乘积项的同时还能消除因子。②吸收法。利用公式：

，这一方法的思想：吸收多余的与项，消除乘积项的同时还能消除因子。③消去法。利用公式：

，消去多余因子。④配项法。利用公式：

可以在逻辑式中重复写入某一项，可能有助于化简；利用此公式,可以为逻辑函数式中的某个项乘上，然后利用分配律将其拆分两项，与其他项合并，可能达到化简的目的。3.2.2逻辑代数4.逻辑函数化简（2）卡诺图化简法卡诺图化简法的思想是通过合并最小项来达到化简的目的。①

最小项在具有n个变量的逻辑函数中，如果一个乘积项中包含有n个因子，而这n个因子分别是n个变量的原变量或反变量，每个变量只在乘积项中出现一次，这样的乘积项称为最小项。一个n变量逻辑函数，最小项的个数为2n。最小项的简记符号是：mi，m代表最小项，下标i是最小项的编号。i的取值是n变量取值组合组成的二进制数对应的十进制数。②卡诺图卡诺图是一个实用的化简工具，它是一张二维表格，每一行和每一列代表一个逻辑变量（取值0或1），表格中的每个单元格表示一个特定的输入取值组合，对应一个最小项。而且卡诺图中几何位置相邻的最小项也具有逻辑相邻性。3.2.2逻辑代数4.逻辑函数化简③用卡诺图表示逻辑函数卡诺图每个方格对应一个最小项，所以用卡诺图表示逻辑函数时，首先需要将逻辑函数变换成最小项之和的形式，然后在卡诺图上与出现的最小项对应的放格内填入1，其余的方格填入0。④用卡诺图化简逻辑函数①画出卡诺图；②圈出没有相邻项的方格1；③圈出只有一种圈法的卡诺圈（方格1只有一个相邻项）；④两种以上圈法的原则（方格1有两个及以上相邻项）：保证有未圈过一格的情况下，圈越大越好，越少越好；每个方格1至少被圈一次，同一个方格1可以被圈多次（A+A=A）;⑤将卡诺圈对应的乘积项相加消除因子，得到最终化简结果。3.2.3触发器1.SR锁存器锁存器是一种数字电路，用于存储二进制信息（0或1），有两个稳定输出状态（0状态和1状态），且输出状态由输入信号直接控制。（1）由与非门构成的SR锁存器

（a）电路结构

（b）图形符号3.2.3触发器1.SR锁存器（1）由与非门构成的SR锁存器3.2.3触发器2.时钟时钟信号（CLOCK，记为CLK）是一种周期性变化的电信号，通常用来同步数字电路中的操作和事件。它为数字电路提供统一的时间基准，确保数据在正确的时刻被读取、处理和传输。在同步时序逻辑电路中，时钟信号触发存储元件（如触发器和寄存器）的状态更新。时钟信号是由时钟发生器产生，有两个电平状态：高电平（1表示）和低电平（0表示）。在数字电路中它通常是一个周期性的方波信号如图3-9所示，具有固定的频率和周期。

图3-9时钟信号图3-9中，a处是低电平，b处是高电平，c是时钟上升沿，d是时钟下降沿。3.2.3触发器3.常见类型触发器触发器（Flip-Flop）和锁存器的不同在于，它除了置1和置0输入端外，又增加了一个触发信号输入端。只有当触发信号到来时，触发器才能按照输入信号置成相应的状态并保持下去，这个触发信号就是时钟信号。（1）电平SR触发器下图是SR触发器的电路结构，它是在与非门构成的SR锁存器基础上增加了两个与非门（G3、G4）和一个时钟信号（CLK）3.2.3触发器3.常见类型触发器（2）电平JK触发器下图是JK触发器的电路结构，它是在SR锁存器基础上增加了两个与非门（G3、G4）、一个时钟信号（CLK）和两个反馈回路（从输出到输入）。3.2.3触发器3.常见类型触发器（3）电平D触发器下图是D触发器的电路结构，它是在SR锁存器基础上增加了两个与非门（G3、G4）、一个非门（G5）和一个时钟信号（CLK）。3.2.3触发器4.边沿触发器边沿触发器在时钟信号的上升沿或者下降沿到达的那一时刻才会影响触发器，其余时刻触发器均处于保持状态。时钟边沿有上升沿和下降沿两种，对应触发器也有上升沿触发器和下降沿触发器。（1）边沿D触发器边沿D触发器可以由电平D触发器实现，下图是边沿D触发器的电路图。它的功能表和特性方程与表3.7中的电平D触发器一致。3.2.3触发器4.边沿触发器

（a）上升沿D触发器

（b）下降沿D触发器（2）边沿JK触发器下图是边沿JK触发器的图形符号。它的功能表和特性方程与表3.7中的电平JK触发器一致。（a）上升沿JK触发器

（b）下降沿JK触发器3.2.4集成电路集成电路（IntegratedCircuit，简称IC）是一种将许多电子元件，如晶体管、电阻、电容等，集成在一个小型的半导体材料（通常是硅）上的技术。按照集成度的高低，集成电路可分为小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、甚大规模集成电路。各种类型的集成电路中包含的门电路或触发器的数目见表3.8：

3.2.4集成电路加法器是执行二进制加法运算的电路，是算术逻辑单元（ALU）的重要组成部分。目前在现代计算机系统中，两个二进制数之间的加、减、乘、除运算都是化作若干步骤的加法运算进行处理的。（1）1位加法器①半加器。直接将两个二进制数相加，不用考虑进位情况的逻辑电路是半加器。根据二进制加法运算的满二进一规则可以得出半加器的真值表，如表3.9所示，输入A、B分别是被加数和加数，输出S、CO分别是相加的和、相加时产生的进位。

1.加法器3.2.4集成电路半加器电路中有两个输出端S和CO，可以根据真值表分别写出每个输出端的逻辑函数式：由逻辑函数式可以画出半加器的逻辑电路图：

1.加法器3.2.4集成电路（1）1位加法器②全加器。加数和被加数相加的同时，还要加上来自低位的进位的逻辑电路是全加器。在进行多位二进制数相加时，需要用到全加器。根据二进制加法运算的满二进一规则可以得出全加器的真值表，如表3.10所示。输入A、B、CI分别是被加数、加数、来自低位的进位，输出S、CO分别是相加的和、相加时产生的进位。

1.加法器3.2.4集成电路根据真值表分别写出两个输出端的逻辑函数式，可用卡诺图化简法得出最简函数式：由逻辑函数式可以画出全加器的逻辑电路图：

1.加法器3.2.4集成电路（1）多位加法器多位二进制数相加，每一位的运算都要考虑来自低位的进位，此时需要用到全加器。一个全加器只能实现两个一位二进制数相加，所以当两个n位二进制数相加时需要用到n个全加器。在使用全加器实现多位二进制数加法运算时，只需要将低位全加器的进位输出端CO接入到相邻高位的进位输入端CI即可。下图是一个4位加法器电路，由电路结构可知，每一位的相加运算必须等到相邻低位产生进位以后才能进行，这种电路结构被称为串行进位加法器。

1.加法器3.2.4集成电路译码器将少量的输入信号转换为更多的输出信号，常用于地址译码和信号分配。译码器的逻辑功能是将输入的二进制数译成对应的高低电平信号进行输出，它是一种具有多个输入和多个输出的逻辑电路。下图是一个3位二进制译码器（3个输入、8个输出，又称3线-8线译码器）的图形符号，A2、A1、A0是输入端，Y7~Y0是输出端。

2.译码器3.2.4集成电路下表3.11给出了3位二进制译码器的真值表，表中A2是最高位、A0是最低位，从高位到低位排列。

2.译码器3.2.4集成电路数据选择器又称多路选择器（Mutiplexer，简称MUX），它的功能是在地址信号控制下，从多个输入数据中选择一个进行输出，是一种具有多个输入和单个输出的组合逻辑电路。一般情况下，具有2n个数据输入端的数据选择器，还有n个地址信号输入端，地址信号输入端的作用是确定哪一路输入信号被选中输出。4选择1数据选择器，有2个地址信号输入端，由于2位的二进制数有4组取值组合，所以4个输入数据都可以被选到。图3-21是4选择1数据选择器的图形符号，D0~D3是数据输入端，A1、A0是地址信号输入端，Y是输出端，输出的是D0~D3这4个数据中的其中一个。

3.数据选择器3.2.4集成电路下表给出了4选1数据选择器的真值表。3.数据选择器3.2.4集成电路寄存器（英文名：Register）的功能是存放若干位二进制信息。它主要由触发器构成，一个触发器只能存储一位二进制，所以由n个触发器构成的寄存器可以存放n位二进制数据。寄存器中的触发器只需要具有置1和置0的功能，所以不论哪种触发方式的触发器都可用于组成寄存器。数字电路中，寄存器通常用来临时存储数据或程序指令，以便在需要时可以快速访问。移位寄存器除了具有存放二进制信息的功能，还能根据需要将二进制信息向左或向右移位。在移位寄存器中的CLK称为移位脉冲。移位脉冲是一种控制信号，用于控制移位寄存器中数据的移动。D触发器的逻辑简单，易于实现，并且可以方便地通过级联来构建多位寄存器，所以本小节利用边沿D触发器来简单介绍寄存器和移位寄存器的工作原理。4.寄存器3.2.4集成电路（1）用D触发器组成的寄存器下图是一个4位寄存器，由4个D触发器构成，有4个并行输入端D3~D0，4个输出端Q3~Q0，CLK同时控制这4个触发器，使得电路可以并行输出。当CLK上升沿到来时，D3~D0被并行置入到4个触发器中，使得Q3=D3，Q2=D2，Q1=D1，Q0=D0；CLK处于其他状态时，各触发器的状态不会发生变化，即寄存器中存放的二进制信息保持不变。例如，输入端D3D2D1D0=1010，当CLK上升沿来临时，Q3Q2Q1Q0=1010。4.寄存器3.2.4集成电路（2）用D触发器组成的移位寄存器移位寄存器允许数据在寄存器的各个触发器之间依次移动，广泛应用于数据缓冲、数据转换和数据存储等场景。图3-24是一个4位右移位寄存器，由4个D触发器构成，注意看各触发器的连接方式，一个触发器的输出端连接到另一个触发器的输入端，这是串联的形式。CLK同时控制4个触发器，有1个输入端DI（每次只能输入一位二进制信息），4个输出端Q3~Q0。4.寄存器3.2.4集成电路（2）用D触发器组成的移位寄存器假设要输入的数据是1010，从DI逐个输入，电路的初始状态Q3Q2Q1Q0=0000。表3.13详细记录了在CLK作用下，各触发器的状态变化情况。经过4个CLK上升沿之后，串行输入的1010，全部存入寄存器，并由Q3、Q2、Q1、Q0并行输出。由此可见，移位寄存器除了能存放数据外，还能实现数据的串并行转换。4.寄存器3.2.4集成电路计数器是一种使用频率较高的的时序逻辑电路，它能够按照一定的顺序对输入的计数脉冲进行计数。计数脉冲是一种用于计数器电路中的信号，每次脉冲到来时，计数器的状态会更新，增加或减少一个固定值。计数器的主要组成部分也是触发器，n个触发器组成的计数器的计数范围是0到2n-1（1）异步二进制加法计数器下图是用下降沿触发的JK触发器组成的3位异步二进制加法计数器，且JK触发器的两个输入端都接入固定的1信号（此时JK触发器具有翻转的功能，0变1，1变0），各个触发器的时钟信号不一样。5.计数器3.2.4集成电路（1）异步二进制加法计数器异步二进制加法计数器的设计原理基于以下思想：在执行二进制加法时，若某位已经处于1状态，再加1会导致该位翻转为0，并且产生一个进位信号传递给相邻的高位。在这种电路设计中，触发器的输出Q被用作其相邻高位触发器的时钟输入。当低位从1变为0时，会生成一个下降沿，这个下降沿作为高位触发器的时钟信号，触发高位状态的翻转。5.计数器3.2.4集成电路（1）异步二进制加法计数器表3.14记录了异步二进制加法计数器的电路状态。5.计数器3.2.4集成电路（1）同步二进制加法计数器下图是用下降沿JK触发器组成的3位同步二进制加法计数器，FF0的J和K输入端都接1信号，FF1的J、K端连接FF0的输出端Q0，FF2的J、K端连接的是一个与门的输出，与门的输入是Q0和Q1，3个JK触发器受同一个时钟信号控制。5.计数器3.2.4集成电路（1）同步二进制加法计数器同步二进制加法计数器的设计原理：在二进制加法运算时，给一个多位二进制数的最后一位加上1，如果第i位后面的各位都为1，则此时第i位的状态将发生翻转（0变成1，1变成0），而最后一位在每次加1时状态都会发生翻转。5.计数器3.3课堂实践一：DS-VLAB仿真平台DS-VLAB计算机组成原理网络虚拟实验系统属于绿色软件，安装部署简单。读者可前往DS-VLAB的官方网站（https://wwwdsvlabcn/）首页找到最新版本DS-VLAB软件的下载链接。下载的文件将是一个RAR格式的压缩文件。在单机模式下，将程序压缩包解压，将解压后的文件夹复制到安装目的位置，即可完成安装，如3-28所示。

3.3.1初次使用3.3课堂实践一：DS-VLAB仿真平台双击文件夹里的index.html文件就可打开虚拟实验室主界面，如图3-28所示。

3.3.1初次使用3.3课堂实践一：DS-VLAB仿真平台1.菜单栏

（1）文件菜单：包括“新建”、“打开”、“保存”三个选项，分别表示新建电路图，打开电路图文件，保存当前电路图。电路图文件采用txt格式，实验平台能够自动识别其内容并显示相关的电子元件和线路。详见3.3.4节。（2）运行菜单：包括“开电源”、“关电源”、“重启”三个选项，分别表示电路图的通电、断电和复位。在快捷命令栏也有相应的按钮。详见3.3.3节。（3）工具菜单：包括“存储器芯片读写”，“连接线颜色设置”和“时钟周期设置”三个选项。详见3.3.3节。（4）实验指导：包括“实验指导书”和“实验器件资料”两个选项供查阅。（5）帮助：包括“查看帮助”和“关于虚拟实验室”两个选项供查阅。3.3.1初次使用3.3课堂实践一：DS-VLAB仿真平台2.快捷命令栏

快捷命令栏共4个按钮。左起前三个按钮，分别对应菜单栏上的“开电源/关电源”、“重启”、“新建电路图”功能。而第4个按钮可以控制隐藏或再次显示实验设备列表。3.实验设备列表实验设备列表提供了一系列的实验组件，通过鼠标的拖拽即可在电路图区域显示该组件，如图3-29所示。DS-VLAB平台一共提供了四类组件，分别是数字功能硬件（74LS系列芯片）、逻辑门电路、基本元件（开关、脉冲等）以及虚拟组件（总线、时序发生器等）。鼠标点击相应的类别名称即可列出可用的组件。此外，实验设备列表可以通过鼠标拖动以改变位置和大小。4.电路图区域主界面空白的区域均为电路图区域，所有的元件均可拖拽至此处进行设计。3.3.1初次使用3.3.2绘制第一个电路1.初始设置

启动DS-VLAB实验平台。2.准备元件（1）点击“实验设备列表”中的“逻辑门电路”栏，用鼠标拖拽出非门（NOTgate）×2、与门（ANDgate）×8，或门（ORgate）×3。（2）点击“实验设备列表”中的“基本元件”栏，用鼠标拖拽出开关（Switch）×6，指示灯（Led）×1。其中6个开关分别表示4路的输入，以及选择线S2和S1，指示灯表示多路选择器的输出。（3）把元件的布局适当调整，便于线路连接3.电路图区域对于每一条线，在线路的起始引脚处按着鼠标左键不放，并拖拽到终止引脚才松开，完成线路的绘制。当鼠标静置在某条连线上时，该连线会以红色高亮显示，便于检查。4.测试效果。点击“快捷命令栏”的第一个按钮，启动电路。3.3.3电路图设置1.电路运行

（1）开启电源：单击快捷命令栏中的电源按钮（第一个按钮），或者单击“运行”菜单中的“开电源”选项，都可以打开电源，打开电源后电路处于通电运行状态。需要提醒读者注意的是：如果在电源打开时，在电路上增删组件会出现电路运行错误。因此，如需增删组件，则应先关闭电源后再进行操作。（2）关闭电源：当快捷命令栏中的电源按钮处于打开状态，再次单击此按钮；或者单击菜单中的“关电源”选项，都可以关闭电源。（3）重启复位：单击快捷命令栏中的第二个按钮，或者单击“运行”菜单中的“重启”选项，都可以重启电路。3.3.3电路图设置（1）开启电源：单击快捷命令栏中的电源按钮（第一个按钮），或者单击“运行”菜单中的“开电源”选项，都可以打开电源，打开电源后电路处于通电运行状态。需要提醒读者注意的是：如果在电源打开时，在电路上增删组件会出现电路运行错误。因此，如需增删组件，则应先关闭电源后再进行操作。（2）关闭电源：当快捷命令栏中的电源按钮处于打开状态，再次单击此按钮；或者单击菜单中的“关电源”选项，都可以关闭电源。（3）重启复位：单击快捷命令栏中的第二个按钮，或者单击“运行”菜单中的“重启”选项，都可以重启电路。1.电路运行3.3.3电路图设置DS-VLAB提供了RAM和ROM两类存储芯片，为了便于跟踪存储芯片的内部数值，以及便于编写机器指令和微程序，平台提供了存储器芯片读写选项，通过单击“工具”菜单中的“存储器芯片读写”选项打开，如图3-33所示。界面有一下拉框，可以选择当前电路图的每一个RAM或者ROM芯片，选中后可以查看，并且手工修改其数值内容。2.存储器芯片读写3.3.3电路图设置单击“工具”菜单中的“连接线颜色选择”选项，可以在如图3-32所示的界面选择连线的颜色，连接线的颜色在电路处于任何的状态下均可以进行修改。3.连接线颜色选择3.3.3电路图设置单击“工具”菜单中的“时钟周期设置”选项，在如图3-35所示的界面上，左右拖动滑动块可以设置时钟周期（见7.1.1节）的大小。滑动块往右表示时钟周期变大。4.时钟周期设置3.3.4电路的保存与加载单击“文件”菜单中的“保存”选项，可以保存当前的电路图状态。平台将以一个txt文件的形式来保存到当前浏览器对应的“下载”文件夹。正常情况下，在“我的电脑”——“下载”栏可以找到保存的文件。文件的保存以“curcuitX.txt”的方式命名，其中“X”是一个阿拉伯数字。从实用的角度出发，建议用户在保存文件后，及时对文件进行改名和另存到指定的位置。1.保存电路图单击快捷命令栏中的第三个按钮，或者单击“文件”菜单中的“新建”选项，当前界面上的电路图将直接清空（不保存）。此功能请读者慎用。2.新建电路图3.打开电路图存档单击“文件”菜单中的“打开”选项，可以打开已经存档的电路图文件。在弹出的页面中单击“浏览”按钮，选择所需电路图文件（txt格式）打开即可。总线与I/O设备第四章第四章总线与输入输出设备4.1总线的基本概念4.2总线结构和标准4.3课堂实践二：总线时序仿真4.1总线的基本概念总线连接实现了计算机各个部件之间的相互通信和协调工作。计算机的各个部件，如CPU、内存、I/O设备等，都通过总线进行连接。通过总线，这些部件可以在需要时传输数据、地址和控制信号，实现数据的读取、写入、传输和处理等操作。4.1.1总线的分类1．根据数据的传送方向分类2．根据时序的控制方式分类。3．根据所传输信号的作用分类，可再分为下面3类①数据总线。

②地址总线

③控制总线4．根据信号传输的模式分类4.1总线的基本概念4.1.1总线的分类5．根据总线所连接的计算机部位分类①片内总线。片内总线是指在芯片内部