计算机组成原理课程重点习题合集

计算机组成原理课程重点习题合集前言计算机组成原理是计算机科学与技术领域的基石课程，它揭示了计算机硬件系统的基本构成、工作原理及各部件间的协同机制。掌握这门课程，不仅有助于深入理解计算机的运行本质，更为后续的系统结构、操作系统、编译原理等课程打下坚实基础。习题练习是巩固理论知识、提升分析与解决问题能力的关键环节。本合集精选了课程各核心模块的重点习题，旨在帮助学习者梳理知识脉络，强化对关键概念和原理的理解与应用。希望通过这些习题的练习，能够引导大家从理论走向实践，真正领会计算机组成的精髓。第一章数据的表示与运算数据的表示与运算是计算机进行信息处理的基础。本章习题将围绕数制转换、码制表示、基本运算及其实现等核心内容展开，检验对数据在计算机内部形态及运算规则的掌握程度。一、数制与编码1.题目：将十进制数(-13/128)转换为IEEE754标准的单精度浮点数格式。要求写出具体的符号位、阶码和尾数，并最终表示为十六进制形式。思路：首先确定符号位，负数为1。将小数部分转换为二进制纯小数，规格化处理后确定阶码（注意偏移值）和尾数（隐藏最高位1）。要点：IEEE754单精度格式：1位符号位，8位阶码（偏移127），23位尾数。2.题目：已知某字符的ASCII码值为6DH，试分析该字符是什么，并说明ASCII码的基本编码规则及其在计算机中的典型应用场景。思路：将十六进制6DH转换为十进制或二进制，对照ASCII码表查找对应的字符。ASCII码是7位编码，可表示128个字符。要点：掌握十六进制与十进制的转换，理解ASCII码作为字符编码的基础性作用。二、运算方法与运算器1.题目：设机器字长为8位（含1位符号位），A=+72，B=-98，试用补码加法计算A+B，并判断是否发生溢出。采用双符号位法进行溢出检测。思路：先将A和B转换为8位补码（注意双符号位），然后进行补码加法运算，根据运算结果的双符号位判断溢出。要点：补码的表示范围，补码加法规则，双符号位溢出判断逻辑（00正常，11正常，01正溢，10负溢）。2.题目：简述定点运算器的基本组成部件及其主要功能。若要实现乘法运算，运算器需要具备哪些特殊的功能或结构？思路：从数据通路、算术逻辑单元（ALU）、寄存器组等方面描述基本组成。乘法运算涉及部分积的累加和移位，思考Booth算法或阵列乘法器的实现思想。要点：ALU的核心作用，寄存器的暂存功能，乘法运算对硬件的特殊要求。第二章存储系统存储系统是计算机的记忆部件，其层次结构设计直接影响计算机的性能。本章习题聚焦于存储器的分类、工作原理、地址映射、Cache技术及虚拟存储器等关键知识点。一、存储器层次结构与性能1.题目：计算机存储系统为何要采用层次结构？请简述典型的三级存储体系（Cache-主存-辅存）中各层的特点及其主要功能，并分析这种结构如何解决存储容量、存取速度和成本之间的矛盾。思路：从“容量、速度、成本”的三角关系入手，阐述层次结构的必要性。分别说明Cache、主存、辅存的速度、容量、成本特点及作用。要点：局部性原理是层次结构有效的基础，理解“Cache-主存”层次和“主存-辅存”层次的不同目的。2.题目：某计算机系统中，CPU访问主存的周期为T，Cache的访问周期为t，且t<<T。已知Cache的命中率为h，试推导该系统中CPU访问存储器的平均周期Ta的计算公式。若h=0.95，t=10ns，T=100ns，计算Ta的值。思路：平均访问周期由命中时的Cache访问时间和未命中时的Cache访问+主存访问时间两部分加权平均得到。要点：命中率的定义，平均访问时间的计算方法，理解命中率对系统性能的影响。二、主存储器与辅助存储器1.题目：某DRAM芯片的地址线为A0-A11，数据线为D0-D7，该芯片的存储容量是多少？若要用此类芯片构成容量为8KB的存储器，需要多少片这样的芯片？（假设地址线和数据线足够）思路：地址线数量决定存储单元的个数（2^地址线条数），数据线数量决定每个单元的位数。总容量=单元数×位数。芯片数量=总容量/单芯片容量。要点：存储容量的计算方法，地址线、数据线与容量的关系，存储器扩展（位扩展、字扩展）的概念。2.题目：比较磁表面存储器（如硬盘）和半导体存储器（如U盘所用的Flash）在存储原理、读写速度、存储容量、易失性、成本等方面的主要异同点。思路：分别从工作原理（磁记录vs.半导体电荷存储）和性能指标两方面进行对比分析。要点：理解不同存储介质的物理特性如何决定其宏观性能。三、高速缓冲存储器（Cache）1.题目：简述Cache的直接映射、全相联映射和组相联映射三种地址映射方式的基本原理，并分析它们在命中率、硬件实现复杂度和访问速度方面的各自特点。思路：解释每种映射方式下，主存块如何定位到Cache行（或组）。直接映射一对一，全相联任意，组相联是前两者的折中。要点：三种映射方式的优缺点比较，组相联映射中的“组”和“相联度”概念。2.题目：假设Cache采用组相联映射方式，每组包含4行（即4路组相联），主存块大小为64字节，Cache总容量为16KB。主存地址为32位，请问主存地址应如何划分？各字段（标记、组号、块内地址）的位数是多少？思路：先计算Cache的总行数，再根据组相联的路数计算组数。块内地址由块大小决定。组号位数由组数决定。标记位则是剩余的高位地址。要点：组相联映射下主存地址的构成，各字段长度的计算。第三章指令系统指令系统是软硬件交互的界面，是计算机的核心语言。本章习题将考察指令格式、寻址方式、指令类型及指令系统设计等方面的知识。一、指令格式与寻址方式1.题目：某机器指令字长为16位，操作码字段为4位，地址码字段为12位。若采用单地址指令格式，试分析该指令系统最多能设计多少条不同的指令？并讨论在这种指令格式下，直接寻址方式所能访问的主存最大空间是多少？思路：操作码位数决定指令条数（2^操作码位数）。单地址指令的地址码长度即为直接寻址的地址位数，可访问空间为2^地址码位数。要点：指令字长、操作码、地址码的关系，直接寻址的范围。2.题目：什么是相对寻址？请举例说明其工作过程和主要应用场景。相对寻址与基址寻址在功能和应用上有何主要区别？思路：相对寻址是指令地址码给出的位移量与程序计数器（PC）的当前值相加得到有效地址。举例时可假设一条转移指令。对比基址寻址（基址寄存器内容+位移量），强调PC与基址寄存器的不同作用。要点：相对寻址的特点是与程序当前位置相关，适合程序的浮动和转移指令。基址寻址适合多道程序或内存分区管理。二、指令类型与指令系统设计1.题目：列举并简要说明常见的指令类型（至少五种），并结合具体指令例子（可自定指令格式）说明其功能。思路：如数据传送类（MOV）、算术逻辑运算类（ADD,AND）、移位操作类（SHL）、控制转移类（JMP,CALL,RET）、输入输出类（IN,OUT）等。举例时说明操作码和操作数的含义。要点：理解不同指令类型在程序执行中的作用。2.题目：简述RISC（精简指令系统计算机）的主要特点，并分析其相对于CISC（复杂指令系统计算机）在指令系统设计上的改进思路及其带来的性能优势。思路：从指令条数（少而精）、指令格式（规整）、寻址方式（少）、单周期执行、硬布线控制、寄存器数量（多）等方面阐述RISC特点。改进思路围绕简化指令译码和执行过程，提高流水线效率。要点：RISC设计思想的核心是通过简化指令系统来提高计算机的执行效率。第四章中央处理器（CPU）CPU是计算机的核心部件，负责指令的执行。本章习题将围绕CPU的功能、组成、时序系统、数据通路及控制器设计展开。一、CPU的功能与组成1.题目：简述CPU的主要功能，并说明运算器和控制器在CPU中各自承担的核心任务及它们之间的协同关系。思路：CPU功能包括指令控制、操作控制、时间控制、数据加工。运算器负责算术逻辑运算和数据暂存；控制器负责取指令、分析指令、生成控制信号。协同关系体现在控制器指挥运算器完成指令规定的操作。要点：运算器是“执行部件”，控制器是“指挥部件”。2.题目：程序计数器（PC）、指令寄存器（IR）、状态标志寄存器（PSW）和通用寄存器在CPU执行指令过程中分别扮演什么角色？以一条加法指令（如ADDR1,R2）为例，说明这些寄存器的信息如何流动和变化。思路：PC存放下一条指令地址；IR存放当前执行指令；PSW记录运算结果状态（如零、进位、溢出）；通用寄存器用于暂存操作数和结果。以ADD指令为例，描述取指（PC->IR，PC更新）、译码、取数（R1,R2内容到ALU）、执行（ALU相加）、写回（结果到R1或指定寄存器）、PSW更新等步骤中各寄存器的作用。要点：理解指令执行过程中关键寄存器的交互。二、时序系统与控制方式1.题目：什么是指令周期、机器周期和时钟周期？三者之间有何关系？假设某机主频为1GHz，机器周期包含4个时钟周期，那么一个机器周期是多少时间？执行一条指令平均需要3个机器周期，该机的平均指令执行速度约为多少MIPS？思路：指令周期是执行一条指令的时间，包含若干机器周期。机器周期是完成一个基本操作的时间，包含若干时钟周期。时钟周期是主频的倒数。MIPS（百万条指令每秒）=主频/(CPI*10^6)，这里CPI（每条指令的平均周期数）为3。要点：理解CPU时序的基本概念及性能指标计算。2.题目：比较控制器的硬布线控制方式和微程序控制方式的基本原理、优缺点及适用场景。思路：硬布线控制是通过组合逻辑电路直接产生控制信号；微程序控制是将控制信号编码为微指令，存于控制存储器，执行时读出微指令产生控制信号。对比两者在指令执行速度、灵活性、复杂性、成本等方面的差异。要点：硬布线快但不灵活，适合RISC；微程序控制灵活但速度稍慢，适合CISC。三、数据通路与指令执行过程1.题目：试画出某简化CPU数据通路的示意图（至少包含PC、IR、通用寄存器组、ALU、数据缓冲寄存器等关键部件），并结合该图描述指令“STAR1,[R2+100H]”（将寄存器R1的内容存入由R2的内容加上100H所指的主存单元）的执行过程（分阶段描述，并指出数据流向）。思路：数据通路图需体现各部件间的连接和数据流向。指令执行过程通常分为取指、译码、执行（含地址计算、访存等）、写回（若有）等阶段。STA指令是存数指令，需计算有效地址（R2+100H），然后将R1内容写入该地址。要点：理解数据在CPU内部及与主存之间的流动路径和控制信号的作用。第五章总线系统总线是计算机各部件间传输信息的公共通路。本章习题将考察总线的分类、仲裁、定时和标准等内容。一、总线的概念与分类1.题目：什么是总线？总线按其在计算机系统中的位置和功能可分为哪几类？请简述各类总线的主要作用和连接对象。思路：总线是一组公共的信号线。分类如片内总线（CPU内部）、系统总线（连接CPU、主存、I/O接口，如地址、数据、控制总线）、通信总线（连接计算机与外部设备或计算机之间）。要点：明确不同层次总线的功能和连接范围。二、总线仲裁与定时1.题目：简述总线仲裁的目的是什么？常见的集中式总线仲裁方式有哪几种？试比较菊花链查询方式和独立请求方式在仲裁速度、硬件复杂度和可靠性方面的特点。思路：总线仲裁目的是解决多个主设备同时请求使用总线时的冲突。集中式仲裁有菊花链、计数器定时查询、独立请求等。对比菊花链（优先级固定，仲裁速度慢，硬件简单）和独立请求（优先级可编程，仲裁速度快，硬件复杂）。要点：理解仲裁机制对总线利用率的影响。2.题目：什么是总线的同步定时方式和异步定时方式？各有何优缺点？分别适用于什么场合？思路：同步定时由统一的时钟信号控制总线操作；异步定时采用握手信号（如请求、响应）进行联络。同步方式速度快、简单，但缺乏灵活性，适应范围窄；异步方式灵活，适应不同速度设备，但控制复杂，速度相对慢。要点：同步适合速度相近的高速设备；异步适合速度差异大的设备。第六章输入输出（I/O）系统I/O系统是计算机与外部世界交互的桥梁。本章习题将涉及I/O接口、数据传送方式、中断系统及I/O设备等内容。一、I/O接口与数据传送方式1.题目：I/O接口的基本功能有哪些？简述程序查询方式、中断驱动方式和DMA方式这三种I/O数据传送方式的工作原理，并比较它们的优缺点及适用场景。思路：I/O接口功能包括数据缓冲、地址译码、信息转换、联络控制、中断管理等。程序查询：CPU主动查询外设状态；中断驱动：外设就绪时主动请求CPU服务；DMA：直接在主存和外设间传送数据，CPU干预少。从CPU效率、数据传输速度、硬件复杂度等方面比较。要点：理解不同传送方式的适用条件，尤其是中断和DMA方式的特点。二、中断系统1.题目：什么是中断？中断系统应具备哪些基本功能？简述一次完整的中断处理过程（从中断请求发生到中断返回）。思路：中断是指CPU暂停当前程序执行，转去处理紧急事件，处理完毕后返回原程序的过程。中断系统功能：中断请求、中断判优、中断响应、中断处理、中断返回、中断屏蔽等。处理过程包括：中断请求、中断判优、中断响应（关中断、保护断点、取中断向量）、中断服务（保护现场、执行服务程序、恢