子任务2-1-2 加法器与数值比较器

1

组合逻辑电路的分析与设计3加法器和数值比较器

2

项目二声光控楼道灯电路的制作

任务2-1学习八路数显抢答器电路知识

编码器子任务2-1-2加法器与数值比较器45译码器数据选择器和数据分配器子任务2-1-2

加法器与数值比较器子任务2-1-2加法器和数值比较器

主要学习内容：

（1）掌握加法器类型及工作原理。（2）掌握数值比较器的类型及工作原理。子任务2-1-2

加法器与数值比较器一、加法器

加法器是实现二进制数加法运算的组合逻辑电路，可以将两个二进制数进行算术运算，是计算机系统中最基本的运算器，分为半加器和全加器两种。子任务2-1-2

加法器与数值比较器1.半加器半加器的功能是完成两个1位二进制数相加。输入输出被加数A加数B和数S进位数C0000011010101101进位子任务2-1-2

加法器与数值比较器2.全加器

全加器是指能对两个一位二进制数进行相加并考虑低位来的进位的加法电路，即相当于3个一位二进制数相加。所以它有3个输入端：An、Bn、Cn-1；两个输出端：本位和Sn、向高位进位数Cn。

全加器真值表输入输出AnBnCn-1SnCn0000000110010100110110010101011100111111

半加器全加器子任务2-1-2

加法器与数值比较器子任务2-1-2

加法器与数值比较器3.多位加法器（1）串行进位加法器图2-10所示是由4个全加器组合而成的四位串行加法器。它的特点是低位全加器输出的进位CO依次向相邻高位的进位输入端CI，由于最低位全加器没有进位输入信号，故其CI端接地。显然，高位的相加结果必须等到低一位产生的进位信号送来才能够进行相加。所以，串行进位加法器运算的位数越多，其运算速度越慢。为了提高加法运算的速度，常采用超前进位加法。图2-10四位串行进位加法器子任务2-1-2

加法器与数值比较器（2）超前进位加法器

超前进位加法器在进行加法运算时，各位全加器的进位信号同时由输入的二进制加数直接产生，这比逐位进位的串行进位加法器的运算速度要快得多。图2-11所示是集成超前进位加法器CC74HC283的逻辑符号示意图，其中A3~A0和B3~B0为两组二进制数的输入端；CI为进位输入端；CO为进位输出端；S3~S0为和数输出端。图2-11

CC74HC283逻辑符号图子任务2-1-2

加法器与数值比较器二、数值比较器

数值比较器是用来比较两个数大小或相等的电路称为。在数字电路中，经常要比较两个二进制数A和B的大小，所以，数值比较器就是对两个相同位数的二进制数A和B进行比较，其结果就有A>B、A<B和A=B三种可能性。子任务2-1-2

加法器与数值比较器1.一位数值比较器

当两个一位二进制数A和B进行比较时，其结果有

A>B、A<B和A=B三种情况。输入输出AB00001010101010011001子任务2-1-2

加法器与数值比较器逻辑函数表达式为：

逻辑图：

子任务2-1-2

加法器与数值比较器2.多位数值比较器

如果两个四位二进制数

与

进行比较时，则需从高位到低位逐位进行比较。只有在高位相同时，才能进行低位比较。当比较到某一位数值不相等时，其结果为两个四位二进制数