CN113656076B 一种基于硬件复用通道的bios启动方法及装置 （新华三技术有限公司合肥分公司）

道2800号创新产业园二期J1楼A座5-9层一种基于硬件复用通道的BIOS启动方法及本公开提供一种基于硬件复用通道的BIOS之间建立硬件复用通道，BMC在上电后将存储于BMC外挂的非易失性存储器中的BIOS固件程序加载到BMC外挂的易失性存储器中执行，BMC在BIOS启动过程中的SEC阶段优先初始化硬件复用通道，在硬件复用通道初始化后，CPU可直接访问BMC，降低了芯片间的信道耦合度。通过将加载BIOS固件至BMC外挂内存空间执行，缩短了服务2基板管理控制器BMC上电后，从BMC外挂的非易失性存储器中加载BIOBMC在外挂的易失性存储器内执行BIO在BIOS固件程序的安全SEC阶段，优先初始化中央处理器CPU所述CPU和BMC通过通用型输入输出GPIO管脚的不同电平状态来区分所述硬件复用通所述BMC根据所述硬件复用通道的通道类型，跳转至相应的协议模块入口执行驱动协所述BMC在BIOS固件程序的SEC阶段的前期阶段汇编代码部分完成CPU初始化后建立C在C语言执行环境中完成CPU与BMC之间的硬件所述BMC外挂的非易失性存储器为NAND闪存，所述BMC外挂的易失性存储器为DDR存储5.一种基于硬件复用通道的BIOS启动装置，其特征在于，该装置包括：中央处理器芯片之间的硬件复用通道的通道类型为PC所述BMC在上电后，从BMC外挂的非易失性存储器中加载BIOS固件程序到B所述CPU和BMC通过通用型输入输出GPIO管脚的不同电平状态来区分所述硬件复用通所述BMC根据所述硬件复用通道的通道类型，跳转至相应的协议模块入口执行驱动协所述BMC在BIOS固件程序的SEC阶段的前期阶段汇编代码部分完成CPU初始化后建立C3USB)、SATA(SerialAdvancedTechnologyAttachment，串行ATA)和PCIE(PeripheralComponentInterconnectExpress)接口用于扩展系统的存储设备。基本输入输出系统的CPU、PCH等核心硬件进行初始化，同时对SATA/USB/PCIE等外围接口设备进行功能初始理控制器(BaseboardManagementController，BMC)功能，通过串行外设接口(Serial[0003]随着用户需求的不断更新，要求主板硬件设计上可以对外提供更丰富的扩展接[0009]在BIOS固件程序的安全SEC阶段，优先初始化中央处理器CPU与BMC之间的硬件复4[0012]所述BMC根据所述硬件复用通道的通道类型，跳转至相应的协议模块入口执行驱[0014]进一步地，所述BMC在BIOS固件程序的SEC阶段的前期阶段汇编代码部分完成CPU[0021]所述BMC在上电后，从BMC外挂的非易失性存储器中加载BIOS固件程序到BMC外挂[0027]图2为本公开一实施例提供的CPU与BMC通过硬件复用通道直连的硬件结构示意[0028]图3为BIOS固件程序编译后生成的二进制BIN文件中各阶段对应程序模块在文件5的内存中执行。上述挂载方案在硬件设计上需要单独规划一块SPI接口的BIOSROM芯片承无法实现更多的功能模块，同时也经常出现因可用内存耗尽导致反复开机重启等异常问[0033]基于上述分析，本公开旨在提供一种基于硬件复用通道的B通过软件设计在BIOS启动早期阶段完成通道初始化，使其在上电后更快的支持PCIE/SATA[0034]此外，本公开将BIOS固件程序内置在BMC外挂的非易失性存储器(例如NAND直接从BMC外挂的非易失性存储器中加载BIOS固件程序到BMC芯片内集成的较大的内存空[0035]图2为本公开一实施例提供的CPU与BMC通过硬件复用通道直连的硬件结构示意制器(MemoryController)负责CPU与内存通信、读写数据。输入/输出控制器(I/O6[0041]安全(Security，SEC)阶段->前置EFI初始化(Pre-EFIInitializati段->驱动执行环境(DriverExecutionEnvironment，DXE)阶段->启动设备选择(Boot[0042]图3为BIOS固件程序编译后生成的二进制BIN文件中各阶段对应程序模块在文件[0043]图4为本公开一实施例中基于硬件复用通道的BIOS启动方法的步骤流程示意图，[0049]UEFIBIOS启动过程中，BIOS固件程序在SEC前期阶段汇编代码执行完成对CPU初7[0052]与通过PCH和CPUcach执行BIOS固件程序相比，BIOS早期(SEC阶段和PEI阶段)启信号处理器(DigitalSignalProcessing，DSP)、专用集成电路(ApplicationSpecific或以其他方式明显地与上下文矛盾。本公开描述的过程