CN113740717B 一种时序单元保持时间的测量方法和测量电路 （深圳市中兴微电子技术有限公司）

道西丽社区西丽创研路2号中兴通讯US2002051510A1,2002.05.02一种时序单元保持时间的测量方法和测量本申请提出一种时序单元保持时间的测量期值为在第一测试路径下待测时序单元正确接测试路径下延迟检测模块正确接收时时钟信号2周期值为在所述第二测试路径下所述延迟检测模块正确接收时所述时钟信号的临界周期，所述第三周期值为在所述第三测试路径下所述延迟检测模块正确接收时所述时钟信号的保持时间等于所述第一周期值与所述第二周期值的和减从所述N+1个测试周期值中找出M个测试周期值，所述M个测试周期值的测试结果为所其中，所述时钟信号发生模块分别与所述第一选择模块、所3所述第一时钟相位控制器用于输出第一脉冲信号并为所述数据信号传输模块提供时所述控制模块用于控制所述第一选择模块和所述第二选择模块，形成第一测试路径、发送寄存器的输出端与所述第一选择模块的第二输所述接收寄存器的第一输入端与所述时钟信号发生模块电连接45[0006]所述第一时钟相位控制器用于输出第一脉冲信号并为所述数据信号传输模块提6申请实施例所述的时序单元保持时间的测量电路，所述测量电路包括时钟信号发生模块、二周期值为在所述第二测试路径下所述延迟检测模块正确接收所述时钟信号的临界周期，所述第三周期值为在所述第三测试路径下所述延迟检测模块正确接收所述时钟信号的临7时钟信号在第一测试路径下待测时序单元正确接收时钟信号的临界周期(记为第一周期控制器和第二时钟相位控制器使得第一测试路径下保持时间违例测试与时钟信号的周期[0027]在一实现方式中，图2是本申请实施例提供的一种时序单元保持时间的测量电路8输模块160电连接；第一时钟相位控制器10分别与控制模块180和数据信号传输模块150电[0029]第一时钟相位控制器10用于输出第一脉冲信号并为数据信号传输模块150提供时钟信号，第二时钟相位控制器20用于输出第二脉冲信号并为时钟信号传输模块160提供时[0031]在一实施例中，图3是本申请实施例提供的一种时序单元保持时间测量信号的时该具有两个上升沿的脉冲信号分别输入到第一时钟相位控制器10和第二时钟相位控制器脉冲信号可以为数据信号传输模块150提供时钟信号，第二脉冲信号可以为时钟信号传输140中的一个分别与第一时钟相位控制器10和第二时钟相位控制器20接通。第二选择模块130用于控制数据信号传输模块150和时钟信号传输模块160中的一个与延迟检测模块140[0033]当控制模块180控制第一选择模块120控制延迟检测模块140分别与第一时钟相位9[0034]在一实施例中，图4是本申请实施例中提供的另一种时序单元保持时间的测量电迟检测模块140和第一选择模块120的第一输入端A1电连接，控制模块180分别与时钟调频存器141的第二输入端输入外接数据信号data1，第一发送寄存器141的输出端与第一选择模块120的第二输入端A2电连接；接收寄存器142的第一输入端与时钟信号发生模块110电[0037]在实施例中，第一发送寄存器141用于测试电路在第二测试路径和第三测试路径下数据信号传输的起点，接收寄存器142用于测试电路在第二测试路径和第三测试路径下输入端A2接通，即将延迟检测模块的第一发送寄存器141的输出端分别与第一时钟相位控将延迟检测模块140的第一发送寄存器141的输出端分别与第一时钟相位控制器10和第二入端输入外接数据信号data1，第二发送寄存器151的输出端分别与第二选择模块130的第第二选择模块130的第一输入端和待测时序单元170的第块180控制第一选择模块120的第一输入端A1断开且第二输入端A2闭合、第二选择模块130模块与第一时钟相位控制器10和第二时钟相位控制器20断开，使信号发生模块110的输出一输入端输入的第一脉冲信号如图3中的p2曲线，第二脉冲信号经第一缓冲模块b1输出到待测时序单元170的第一输入端(即时钟端)，输入到待测时序单元的第一输入端的第二脉[0048]当控制模块180控制第一选择模块120的第一输入端A1断开且第二输入端A2闭合、信号传输模块150与接收寄存器142接通，形成由时钟信号发生模块110、第一发送寄存器器142刚好能够收到数据信号时的时钟信号的周期为临界周期，该临界周期记为Period_[0049]当控制模块180控制第一选择模块120的第一输入端A1断开且第二输入端A2闭合、信号传输模块160与接收寄存器142接通，形成由时钟信号发生模块110、第一发送寄存器器20和第一缓冲模块b1输出后能够被接收寄存器142捕获到，当时钟信号频率比较快时能由第一发送寄存器141发出的数据信号。则当时钟信号频率达到某个阈值时，接收寄存器则，第二测试路径下的临界周期Period_data和第三测试路径下的Period_clk满足如下条[0051]则结合第一测试路径下出现hold违例的时钟信号的临界周期记为Period_hd所满据时的时钟信号的临界周期记为Period_hd、第二测试路径下延迟检测模块能刚好正常接收到数据信号时的时钟信号的临界周期Period_data和第三测试路径下延迟检测模块能刚[0054]在一实现方式中，图5是本申请实施例提供的一种时序单元保持时间的测量方法[0060]在实施例中，通过第一时钟相位控制器10可以控制时钟信号发生模块110输出的试路径下可以通过改变时钟信号发生模块110输出的时钟信号的周期测试待测时序单元保待测时序单元刚好能捕获到由数据信号传输模块150的第二发送寄存器151发出的数据信好能捕获到由延迟检测模块140的第一发送寄存器141发出的经数据信号传输模块150输出存器142刚好能捕获到由延迟检测模块140的第一发送寄存器141发出的经时钟信号传输模[0064]在一实现方式中，图6是本申请实施例提供的一种时钟信号的周期值的确定方法临界周期的期望值不一致时的时钟信号周期值与周期步长之差作为临界周期预估范围的值(例如P_min)时，此时测试电路的待测时序单元一定能够采样到时序单元保持时间出现号周期大于某一特定值(例如P_max)，此时测试电路的待测时序单元能够稳定采样到正常同理，在第二测试路径和第三测试路径下，当时钟信号周期小于某一特定值(例如P_min)数据信号的结果，小于P_min的周期区域称之为预估稳定发生无法正确接收数据信号的区存器一定能够稳定采样到正确的数据信号，大于P_max的周期区域称之为预估稳定不发生[0074]在实施例中，以第一次测试路径测试为例，首先分别对N+1个测试周期值进行测违例跳变点k3和k4，以及预估稳定发生时序违例区域I区和预估稳定不发生时序违例区域Period_trigger_M以及位于周期值Period_trigger_1和周期值Period_trigger_M之间的测试周期值(假设有M-2个)取平均值，得到时钟信号的第一周期值，可以如下公式计算得号的跳变。然后从N+1个测试结果中找出其测试结果为刚好不再稳定发生无法正确接收数于周期值Period_trigger_1和周期值Period_trigger_M之间的测试周期值