CN113835759B 指令处理装置、指令处理方法和板卡 （上海寒武纪信息科技有限公司）

理装置进行交互，共同完成用户指定的计算操用于存储该指令处理装置和其他处理装置的数2所述指令发送电路配置成：基于待处理的指令的类型，将所述指令发送响应于确定所述待处理的指令为第一类型，响应于确定所述待处理的指令为第二类型，还将5.根据权利要求1_4任一所述的指令处理装置，其中所述第一类型的指令为执行时间3响应于确定所述待处理的指令为第一类型，响应于确定所述待处理的指令为第二类型，还将12.根据权利要求8_11任一所述的指令处理方法，其中所述第一类型的指令为执行时4短的指令分开处理，使得处理时间较长的指令不会堵塞ROB，也不会堵塞之后解码的新指5[0011]通过参考附图阅读下文的详细描述，本披露示例性实施方式的上述以及其他目露中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，6短的指令分开处理，从而处理时间较长的指令不会堵塞ROB，也不会堵塞之后解码的新指7或者指令要实现的功能或计算的数据量等信息，将这些指令划分为第一类型和第二类型。间较短的指令。因此，本披露实施例中的指令发送电路210可以无需区分指令所属的处理器，而是直接依据预先配置的指令划分规则(例如，预先生成的指令类型表或其他数据结(没有目的地结果)、存储指令(含有存储器地址目的地)、还是寄存器操作(算术逻辑单元8[0043]一条指令的结果寄存器可以被重命名为其结果的ROB号，这样后面的指令有可能从ROB读操作数。寄存器重命名可以消除由于指令间的相关((WAR)之类的数据相关)可能导致的流水[0047]因此，对于从指令发送电路210接收的第一类型的指令，例如处理时间较短的指第二类型的指令由于执行时间长而堵塞重排序[0053]通过对第二类型的指令分开处理，使用加锁电路230来对关联的GPR进行加锁处的新指令，只要新的指令使用的GPR不同于锁定的GPR，该指令就不会被加锁电路230所阻[0054]在上述实施例中，由于重排序缓冲电路220中并没有存储第二类型的指令的指令9序缓冲电路220指示此第二类型的指令的执行状态为[0057]如前面所描述的，重排序缓冲电路220对于每个项目(每条指令)可以存储指令操令已经完成执行，结果值准备就绪。由于第二类型的指令所使用的GPR已经通过加锁电路230进行了锁定，并且只能由加锁电路230响应于接收到指示该指令执行完毕的信号来释发送电路210可以向重排序缓冲电路220直接指示该第二类型的指令的执行状态为执行完型的指令不涉及对通用寄存器的写操作，不将该第二类型的指令发送到重排序缓冲电路[0061]上面参考图2描述了本披露实施例的指令处理装置200。本领域技术人员可以理送到重排序缓冲电路，并向重排序缓冲电路指示此第二类型的指令的执行状态为执行完锁后，被锁住的GPR直到该指令执行完毕之前都无法被释放和使用，只有在后续计算单元[0076]上面已经参考流程图描述了本披露实施例的指令处理装置所执行的指令处理方[0078]进一步需要说明的是，虽然图3_图5的流程图中的各个步骤按照箭头的指示依次披露的指令处理装置602可以通过通用互联接口604与其他处理装置606进行交互，共同完[0080]根据本披露的方案，该其他处理装置可以包括中央处理器(CPU)、图形处理器本披露的指令处理装置(其可以具体化为人工智能例如神经网络运算的相关运算装置)与[0087]DDR不需要提高时钟频率就能加倍提高SDRAM的速度。DDR允许在时钟脉冲的上升芯片与控制器件可以通过SPI接口电连接。控制器件可以包括单片机(MicroController的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，[0096]所述集成的单元如果以软件程序模块的形式实现并作为独立的产品销售或使用[0116]条款6.根据条款2_5任一所述的指[0117]条款7.根据条款6所述的指及[0141]条款16.根据条款15所述的实施方式进行了阐述，以上实施例的说明只是用于帮助理解本披露的方法及其核