CN113889532B 半导体器件及其形成方法 （台湾积体电路制造股份有限公司）

US2006003523A1,2006.US2015061027A1,2015.US2019096680A1,2019.02022.01.04李显铭徐志安料；以及扩大栅极沟槽中的间隙填充材料的体2在所述栅极沟槽中形成金属栅极堆叠，其中，形成所述金属蚀刻所述金属栅极堆叠，使得所述金属栅极堆叠相对于所述电介质材料的上表面凹3其中，所述导电材料是含铝材料，并且处理所述导电材料包在处理所述导电材料之后，利用蚀刻工艺使所述栅极电介质帽盖层，位于所述第一功函数层、所述第二功所述栅极电介质层的远离所述衬底的上表面45[0009]图2-图6、图7A-图7C以及图8-图17示出了根据一个实施例的制造的各个阶段的[0013]下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示等)以易于描述图中所示的一个元件或特征相对于另外(一个或多个)元件或(一个或多个)隙填充材料的体积。由于先进的半导体工艺节点中的栅极沟槽的高纵横比(aspect[0017]图1以透视图的方式示出了FinFET30的示例。FinFET30包括衬底50和突出于衬6截面A-A垂直于横截面B-B，并且沿着鳍64的纵向轴线并且处于例如源极/漏极区域80之间沿着横截面A-A的FinFET器件100的截面图，以及图7B和图7C示出了沿着横截面C-C的7且然后可以使用剩余间隔件或心轴(mandrel)来对[0024]图4示出了在相邻的半导体鳍64之间形成绝缘材料以形成隔离区域62。绝缘材料何多余的绝缘材料，并且形成共面的隔离区域62的顶表面和半导体鳍64的顶表面(未示[0025]在一些实施例中，隔离区域62包括在隔离区域62和衬底50/半导体鳍64之间的界释的氢氟酸(dHF)的湿法蚀刻以使隔离[0030]在其中生长(一个或多个)外延材料或外延结构(例如，异质外延结构或同质外延长与PMOS区域中的材料不同的材料可能是有利的。在各种实施例中，鳍64可以包括硅锗8[0035]图6、图7A和图8-图17示出了沿着横截面A-A(沿着鳍64的纵轴)的FinFET器件100的进一步处理的截面图。图7B和图7C示出了在图7A的处理步骤处但沿着横截面C-C的的部分可以在栅极68下方延伸并且延伸到FinFET器件100的沟道区域中。图6示出了LDD区诸如热氧化、化学气相沉积(CVD)等之类的任何合适的沉积方法来形成第一栅极间隔件859并且其他形状和形成方法也是可能的。这些和其他变化完全旨在被包括在本公开的范围[0041]如图7A所示，外延源极/漏极区域80可以具有从鳍64的相应表面凸起的表面(例免受注入工艺影响的区域。源极/漏极区域80可以[0045]随后执行实施例后栅极工艺(有时被称为替换栅极工艺)以利用有效栅极(也可以被称为替换栅极或金属栅极)来替换虚设栅极结构75的栅极68和栅极[0049]如图9所示，在去除第一栅极间隔件85的上部之后，每个栅极沟槽89具有上沟槽深度H1(例如，第二栅极间隔件87的上表面与界面86之间的距离)。下沟槽89L具有宽度W2的底部与界面86之间的距离)。宽度W1和W2可以在约1nm至约100nm之间。深度H2可以在约34的流速可以在每分钟约100标准立方厘米(sccm)和约8000sccm之间。含氟气体与载气的流于等离子体工艺的含氟气体的流速可以在约100sccm至约8000sccm之间。含氟气体与载气423此在蚀刻工艺之后，栅极电介质层92的剩余部分的上表面与第一栅极间隔件85的上表面97U齐平。功函数层94/96和含氟填充材料99的剩余部分的上表面97U可以在鳍64的顶表面数层94/96的剩余部分以及含氟填充材料99的剩余部分形成金属栅极97(也可以称为金属氟处理的情况下，接缝引发的穿通效应可能会在功函数层94/96和间隙填充材料98的剩余在凹痕中或周围。未在凹痕中或周围生长帽盖层101可能由于例如较高电阻而降低器件性延伸到栅极电介质层92的相对的第二内侧壁。在一些实施例中，帽盖层101具有均匀的厚图14的示例中，帽盖层101的远离衬底50的上表面与第一栅极间隔件85的上表面85U齐平。充金属110的所得剩余部分因此形成栅极接触件体材料111具有选择性的蚀刻剂的蚀刻工艺来去除半导体材料111。在去除半导体材料111[0072]图17示出了在电介质材料113替换半导体材料111之后的FinFET器件100的截面[0073]图18-图20示出了根据另一实施例的制造的各个阶段的FinFET器件100A的截面使用与图14的沉积工艺相同或相似的沉积工艺，在功函数层94/96的剩余部分和氟掺杂区的处理以完成FinFET器件100A的制造，例如在电介质层91之上形成源极/漏极接触件并形[0077]图21-图23示出了根据又一实施例的制造的各个阶段的FinFET器件100B的截面使用与图14的沉积工艺相同或相似的沉积工艺，在功函数层94/96的剩余部分和氟掺杂区处理以完成FinFET器件100B的制造，例如在电介质层91之上形成源极/漏极接触件并形成属栅极97(例如，完全去除第一栅极间隔件85并且金属栅极97填充第二栅极间隔件87之间的空间)的参考设计相比，当前公开通过在经凹陷的第一栅极间隔件85之间形成金属栅极属栅极97之间的增加的间距还可以增加相邻栅极接触件102之间的间距，这与栅极接触件可以具有如图17所示的氟掺杂填充材料99，金属栅极97B可以具有如图20所示的氟掺杂区或者修改其他工艺和结构，以实现与本文引入的实施例相同的目的和/或达到与本文引入极堆叠相对于所述电介质材料的上表面凹陷；在经凹陷的金属栅极堆叠之上形成帽盖层；面与所述栅极电介质层的远离所述衬底的上栅极间隔件比所述第一栅极间隔件从所述衬底延伸