CN113892141B 存储器、存储器的编程方法及编程验证方法、存储器系统 （长江存储科技有限责任公司）

2021.10.27PCT/CN2021/1156992021.08.31WO2023/028846ZH2023.03.09存储器、存储器的编程方法及编程验证方然数，且第n+k态小于或等于所述存储器的最高述第i+1编程验证操作需要验证的编程态范围，2根据所述第i验证结果中第n态的验证子结果以及第n+k态的验证子结果，根据确定的所述第i+1编程验证操作需要验证的编程态范围，执行第i+1编程验证操根据所述第i验证结果中第n态的验证子结果，确定所述第i+1编程验证操作需要验证根据所述第i验证结果中第n+k态的验证子结果，确定所述第i+1编程验证操作需要验所述根据所述第i验证结果中第n态的验证子结果，确定所述第i+1编程验证操作需要当对所述第n态进行编程的失败比特数与目标态为所述第n态的比特数的比值小于第当对所述第n态进行编程的失败比特数与目标态为所述第n态的比特数的比值大于或根据所述循环次数，确定所述第一预设值的取值范围或所述第一预设比值的取值范所述第一预设值的取值范围是在对所述存储器进行的误差校正码纠错机制所允许范所述根据所述第i验证结果中第n+k态的验证子结果，确定所述第i+1编程验证操作需3当对所述第n+k态进行编程的成功比特数与目标态为所述第n+k态的比特数的比值大当对所述第n+k态进行编程的成功比特数与目标态为所述第n+k态的比特数的比值小获取增量步长脉冲编程的步长和/或编程电压斜率；根据所述步长获取待编程存储单元的循环次数；根据所述循环次数，确定所述8.根据权利要求6所述的方法，其特征在于，所述第二预设比值的取值范围为2％至对所述第i验证结果中的第n态的验证子结果以及第n+k态的验证子结果分别进行抽根据所述第n态的第i抽样统计数据，确定所述第i+1编程验证操作需要验证的最低编根据所述第n+k态的第i抽样统计数据，确定所述第i+1编程验证操作需要验证的最高对所述存储器的待编程存储单元施加第i+1在施加所述第i+1编程脉冲的过程中，根据第i编程验证操作验证子结果以及第n+k态的验证子结果，对第i编程操作中第n态的编程进行失败比特数计根据确定的所述第i+1编程验证操作需要验证的编程态范围，执行第i+1编程验证操4当对所述第n态进行编程的失败比特数与目标态为所述第n态的比特数的比值小于第当对所述第n态进行编程的失败比特数与目标态为所述第n态的比特数的比值大于或当对所述第n+k态进行编程的成功比特数与目标态为所述第n+k态的比特数的比值大当对所述第n+k态进行编程的成功比特数与目标态为所述第n+k态的比特数的比值小对所述第i验证结果中的第n态的验证子结果以及第n+k态的验证子结果分别进行抽根据所述第n态的第i抽样样本数据和第n+k态的第i抽样样本数据，对所述第i编程操外围电路，所述外围电路耦合到所述多个字线并且被配置为对所5根据所述第i验证结果中第n态的验证子结果以及第n+k态的验证子结果，根据确定的所述第i+1编程验证操作需要验证的编程态范围，执行第i+1编程验证操外围电路，所述外围电路耦合到所述多个字线并且被配置为对所对所述存储器的待编程存储单元施加第i+1在施加所述第i+1编程脉冲的过程中，根据第i编程验证操作验证子结果以及第n+k态的验证子结果，对第i编程操作中第n态的编程进行失败比特数计根据确定的所述第i+1编程验证操作需要验证的编程态范围，执行第i+1编程验证操耦合到所述存储器并且被配置为控制所述存储6[0009]在一些实施例中，所述根据所述第i验证结果中第n态的验证子结果以及第n+k态[0010]根据所述第i验证结果中第n态的验证子结果，确定所述第i+1编程验证操作需要[0011]根据所述第i验证结果中第n+k态的验证子结果，确定所述第i+1编程验证操作需[0013]所述根据所述第i验证结果中第n态的验证子结果，确定所述第i+1编程验证操作7[0017]当对所述第n态进行编程的失败比特数与目标态为所述第n态的比特数的比值小所述第n态进行编程的失败比特数与目标态为所述第n态的比特数的比值大于或等于所述[0023]所述根据所述第i验证结果中第n+k态的验证子结果，确定所述第i+1编程验证操第i+1编程验证操作需要验证的最高编程态为[0027]当对所述第n+k态进行编程的成功比特数与目标态为所述第n+k态的比特数的比值大于第二预设比值时，确定所述第i+1编程验证操作需要验证的最高编程态为第n+k+1[0033]在一些实施例中，所述根据所述第i验证结果中第n态的验证子结果以及第n+k态[0034]对所述第i验证结果中的第n态的验证子结果以及第n+k态的验证子结果分别进行8[0035]根据所述第n态的第i抽样统计数据，确定所述第i+1编程验证操作需要验证的最[0036]根据所述第n+k态的第i抽样统计数据，确定所述第i+1编程验证操作需要验证的态的验证子结果以及第n+k态的验证子结果，对第i编程操作中第n态的编程进行失败比特[0046]当对所述第n态进行编程的失败比特数与目标态为所述第n态的比特数的比值小所述第n态进行编程的失败比特数与目标态为所述第n态的比特数的比值大于或等于所述[0051]当对所述第n+k态进行编程的成功比特数与目标态为所述第n+k态的比特数的比值大于第二预设比值时，确定所述第i+1编程验证操作需要验证的最高编程态为第n+k+19[0052]在一些实施例中，所述根据第i编程验证操作的第i验证结果中第n态的验证子结[0053]对所述第i验证结果中的第n态的验证子结果以及第n+k态的验证子结果分别进行[0054]根据所述第n态的第i抽样样本数据和第n+k态的第i抽样样本数据，对所述第i编元行中的选定存储器单元行执行编程验证操作，所述选定存储器单元行耦合到选定字线，态的验证子结果以及第n+k态的验证子结果，对第i编程操作中第n态的编程进行失败比特[0081]图6是根据一示例性实施例示出的一种包括NAND存储器串的存储器单元阵列的局[0082]图7是根据一示例性实施例示出的包括存储器单元阵列和外围电路的存储器的块技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，单元(Multi-LevelCell，MLC)，即一个存储单元存储2比特数据，接着推出了三级单元134579需要在施加数次编程脉冲之后，进行编程的存储单元的阈值电压才能够达到较高的编程Vth7依次对第2态进行编程验证的起始时刻设为2的方案会增加编程验证的时间，进而增长编程时验证操作包括对第1态进行的编程验证(PV1)以及对第2态进行的编程验证(PV2)，第3编程对第1态进行的编程验证(PV1)以及对第2态进行的编程验证(PV2)，第4编程验证操作验证对第1态进行的编程验证(PV1)、对第2态进行的编程验证(PV2)以及对第3态进行的编程验对第1态进行的编程验证(PV1)、对第2态进行的编程验证(PV2)以及对第3态进行的编程验对第2态进行的编程验证(PV2)、对第3态进行的编程验证(PV3)以及对第4态进行的编程验对第2态进行的编程验证(PV2)、对第3态进行的编程验证(PV3)以及对第4态进行的编程验预测在施加下一个编程脉冲之后，会存在目标编程态是第3态的存储单元能够达到第3态，态为第n态的存储单元进行编程验证获得的结果。第n态的验证子结果可包括以下至少之[0144]根据第i验证结果中第n态的验证子结果，确定第i+1编程验证操作需要验证的最[0145]根据第i验证结果中第n+k态的验证子结果，确定第i+1编程验证操作需要验证的[0146]S120中，可对目标态在第i+1编程验证操作需要验证的编程态范围内的所有存储了指示执行第i+1编程验证的存储单元是否编程成功的数据，还包括指示已经编程成功的[0150]此外，相较于对同一个编程态，以不同的单位(例如以块为单位或者以字线为单位)进行编程时都需要人为分别设置不同的固定起始时刻，本公开实施例无需人为设置固[0152]所述根据第i验证结果中第n态的验证子结果，确定第i+1编程验证操作需要验证对第n态进行编程的失败比特数与目标态为第n态的比特数的比值大于或等于第一预设比[0162]当对第n态进行编程的失败比特数与目标态为第n态的比特数的比值大于或等于[0174]所述根据第i验证结果中第n+k态的验证子结果，确定第i+1编程验证操作需要验[0182]当对第n+k态进行编程的成功比特数与目标态为第n+k态的比特数的比值小于或[0184]当对第n+k态进行编程的成功比特数与目标态为第n+k态的比特数的比值小于或[0190]在一些实施例中，基于PVS(ProgramVtdistributionsigma)的理念，以TLC为[0191]当对所述第n+k态进行编程的成功比特数与目标态为第n+k态的比特数的比值大[0195]示例性地，可采用增量步长脉冲编程(IncrementalStepPulsePrograming，[0197]例如，以QLC为例，可采用粗调编程(coraseprogramming)或者微调编程(fine[0200]对第i验证结果中的第n态的验证子结果以及第n+k态的验证子结果分别进行抽[0202]根据第n+k态的第i抽样统计数据，确定第i+1编程验证操作需要验证的最高编程[0203]在进行编程验证操作的过程中，产生的验证结果可以寄存在页面缓存器(page存储单元。具体地，验证结果可以寄存在页面缓存器中的特定锁存器(dedicatedlatch)[0204]第n态的第i抽样统计数据可包括：对目标编程态为第n态的所有存储单元的验证[0205]第n+k态的第i抽样统计数据可包括：对目标编程态为第n+k态的所有存储单元的储的数据作为抽样样本数据，以确定第i+1编程验证操作需要验证的最低编程态和最高编第i抽样统计数据和第n+k态的第i抽样统计数据时，不局限于需要以一整个锁存器为单位数统计的时间，提高第i+1编程验证操作需要验证的编程态的确定范围，进而提高编程速脉冲，并响应所述编程脉冲验证所述存储单元是否已达到所需的数据状态(即目标编程阶段为在编程脉冲施加操作期间响应编程数据来控制存储器单元阵列的位线的电位水平，[0222]相较于在施加第i编程脉冲和第i+1编程脉冲之间进行失败比特数计数和成功比特数计数，以确定第i+1编程脉冲之后进行的第i+1编程验证操作需要验证的编程态范围，[0223]并且，本公开实施例通过将失败比特数计数过程隐藏在定第i+1编程验证操作需要验证的编程态范围的操作不占用额外的时间，从而可以进一步[0231]当对所述第n态进行编程的失败比特数与目标态为第n态的比特数的比值小于第[0232]当对所述第n态进行编程的失败比特数与目标态为第n态的比特数的比值大于或[0238]当对第n+k态进行编程的成功比特数与目标态为所述第n+k态的比特数的比值大[0239]当对第n+k态进行编程的成功比特数与目标态为第n+k态的比特数的比值小于或[0241]对第i验证结果中的第n态的验证子结果以及第n+k态的验证子结果分别进行抽[0242]根据第n态的第i抽样样本数据和第n+k态的第i抽样样本数据，对第i编程操作中第n态的编程进行失败比特数计数和第n+k态的编程进行成功比特数计数，获得第i计数结果，对第i编程操作中第n态的编程进行失败比特数计数和第n+k态的编程分别进行成功比[0252]当对第n态进行编程验证(即PVn)时的失败比特数小于第一预设值，且对第n+k态[0253]当对第n态进行编程验证(即PVn)时的失败比特数小于第一预设值，且对第n+k态n+k态进行编程验证(即PVn+k)时的成功比特数大于第二预设值时，可确定第i+1编程验证n+k态进行编程验证(即PVn+k)时的成功比特数小于或等于第二预设值时，可确定第i+1编据第i+1编程验证操作的第i+1验证结果中最低态的验证子结果以及最高态的验证子结果，对第i+1编程操作中最低态的编程和最高态的编程分别进行失败比特数计数和成功比特数过程中，根据第4编程验证操作的验证结果中最低态(即第1态)的验证子结果以及最高态[0268]当第4计数结果表示第4编程验证操作中，对第1态进行编程验证时的失败比特数[0269]当第4计数结果表示第4编程验证操作中，对第1态进行编程验证时的失败比特数[0270]当第4计数结果表示第4编程验证操作中，对第1态进行编程验证时的失败比特数大于或等于第一预设值，且对第2态进行编程验证时的成功比特数小于或等于第二预设值作中验证的最低编程态进行失败比特数计数，并对第5编程验证操作中验证的最高编程态[0280]外围电路130，外围电路130耦合到多个字线120并且被配置为对多个存储器单元[0283]根据确定的第i+1编程验证操作需要验证的编程态范围，执行第i+1编程验证操[0285]在一些实施方式中，每个存储器单元112是具有两种可能的存储器状态并且因此[0286]在一些实施方式中，每个存储器单元112是能够在多于四个的存储器状态中存储可以被编程为通过将三个可能的标称存储值中的一个写入到该单元而从擦除状态采取三[0287]如图5中所示，每个NAND存储器串111可以包括在其源极端处的源极选择栅极可以被配置为在读取和编程操作期间激活选定[0290]在一些实施方式中，每个NAND存储器串111被配置为通过经由一个或多个DSG线118将选择电压(例如，高于具有漏极选择栅极114的晶体管的阈值电压)或取消选择电压111被配置为通过经由一个或多个SSG线119将选择电压(例如，高于具有源极选择栅极113的NAND存储器串111的数量相关。每个字线120可以包括在相应页130中的每个存储器单元单元行即为位于同一页130的多个存储器单[0294]图6示出了根据本公开的一些方面的包括NAND存储器串111的示例性存储器单元[0295]存储器堆叠层102可以包括交替的栅极导电层103和栅极到栅极电介质层104。存储器堆叠层102中的栅极导电层103和栅极到栅极电介质层104的对的数量可以确定存储器[0296]栅极导电层103可以包括导电材料，导电材料包括但不限于钨(W)、钴(Co)、铜个栅极导电层103可以包括围绕存储器单元112的控制栅极，并且可以在存储器堆叠层102的顶部处横向地延伸作为DSG线118、在存储器堆叠层102的底部处横向地延伸作为SSG线[0297]如图6中所示，NAND存储器串111包括垂直地延伸穿过存储器堆叠层102的沟道结号和/或电流信号施加到每个目标存储器单元112以及从每个目标存储器单元112感测电压[0300]外围电路130可以包括使用金属-氧化物-半导体(MOS)技术形成的各种类型的外[0301]页缓冲器/感测放大器504可以被配置为根据来自控制逻辑单元512的控制信号从存储器单元阵列110读取数据以及向存储器单元阵列110编程(写入)数据。在一个示例中，页缓冲器/感测放大器504可以存储要被编程到存储器单元阵列110的一个页130中的一页缓冲器/感测放大器504还可以感测来自位线117的表示存储在存储器单元112中的数据位驱动器506可以被配置为由控制逻辑单元512控制，并且通过施加从电压发生器510生成的器508还可以被配置为使用从电压发生器510生成的字线电压(VWL)来驱动字线120。在一些实施方式中，行解码器/字线驱动器508还可以选择/取消选择并且驱动SSG线119和DSG线[0303]控制逻辑单元512可以耦合到上文描述的每个外围电路，并且被配置为控制每个器和地址寄存器，以用于存储用于控制每个外围电路的操作的状态信息、命令操作码(OP机(未示出)接收的控制命令并且并将其中继到控制逻辑单元512，以及缓冲从控制逻辑单元512接收的状态信息并且将其中继到主机。接口516还可以经由数据总线518耦合到列解储器单元阵列110或从存储器单元阵列110中继或缓[0304]需要强调的是，外围电路130被配置为对多个存储器单元行中的选定存储器单元[0308]外围电路230，外围电路230耦合到多个字线120并且被配置为对多个存储器单元验证子结果以及第n+k态的验证子结果，对第i编程操作中第n态的编程进行失败比特数计[0312]根据确定的第i+1编程验证操作需要验证的编程态范围，执行第i+1编程验证操[0313]需要强调的是，外围电路230被配置为对多个存储器单元行中的选定存储器单元[0315]图9a是根据一示例性实施例示出的一种存储