第5.2节 外部接口(XINTF)

DSP原理及应用——跟我动手学TMS320F2833x电气信息类专业课程DSP原理及应用外部接口(XINTF)第5.2节

外部接口（XINTF）外部接口XINTF：DSP与外部并口器件通信。F2833x系列芯片的XINTF映射到了3个固定的存储区域；每个区域都可以配置为不同的等待状态数、建立及保持时序；当在PCLKCR3寄存器中使能XINTF模块时钟时，所有区域均被使能。外部接口（XINTF）外部地址总线XA是20位宽，被所有区域共享。总线产生什么样的地址取决于哪一区域被访问。区域0：使用的外部地址是0x00000~0x00FFF，即当访问区域0第一个存储地址时，总线产生外部地址0x00000和片选信号0；当访问区域0最后一个存储地址时，总线产生外部地址0x00FFF和片选信号0；区域6和区域7：这两个区域都使用外部地址0x00000~0xFFFFF，哪一片选信号变低，取决于哪一区域被访问。外部接口（XINTF）“其后紧跟读的写操作流水线保护”在28xCPU流水线中，一个操作的读阶段在写阶段之前，由于这个顺序，若一写访问后面跟着读操作，则实际中访问顺序可能会颠倒：先读后写。针对这一现象，在28x器件中设有相应的硬件保护，防止顺序颠倒。这些区域被称作是“其后紧跟读的写操作流水线保护”。外部接口（XINTF）“其后紧跟读的写操作流水线保护”对同一存储单元访问，28xCPU将自动地保护其后紧跟读的写操作。区域0是默认受“其后紧跟读的写操作流水线保护”的区域。当外设寄存器映射到XINTF区域时，需关心读写的执行顺序。对某一寄存器的写操作可能会导致另一寄存器状态的更新。其它区域如何实现“其后紧跟读的写操作流水线保护”？在写指令和读指令之间至少加三条NOP汇编指令。如果对代码分析发现流水线因其它原因会暂停，则添加的NOP指令可以少于三条。把其它指令移到读指令之前，保证写指令和读指令之间至少隔了3个CPU指令周期。使用-mv编译选项，则写指令和读指令之间将自动插入NOP汇编指令。XINTF配置更改XINTF配置和时序寄存器的步骤保证DMA没有访问XINTF。XINTF配置XINTF时钟XTIMCLK（XINTCNF2寄存器XTIMCLK位）XCLKOUT（XINTCNF2寄存器CLKMODE和CLKOFF位）XINTF配置写缓冲器默认情况下，写访问缓冲是被禁止的。在多数场合中，为提高XINTF的性能，用户可以使能写缓冲。在CPU不停止执行的情况下，最多可缓冲3次对XINTF的写访问。用户可在XINTCNF2寄存器中配置写缓冲的深度。XINTF配置访问的前导、有效、结束阶段时序每阶段等待状态的XTIMCLK周期数可在相应区域的XTIMING寄存器中配置，且读访问和写访问的时序配置是独立的

XINTF配置对XREADY信号的采样通过采样XREADY信号，外部器件可以扩展有效阶段的时间。器件上所有XINTF区域共享一个XREADY输入信号，但是每一个区域都可以独立配置是否采样XREADY信号。每个区域的采样方式可以设置成同步或异步方式XINTF配置区域切换与XBANK周期配置当访问从一区域切换至另一区域时，低速器件可能需要额外的时钟周期数来及时释放总线，以供其它器件获得访问权。区域切换功能允许用户指定某特定区域，当访问进入或跨出该区域时插入一定数量的额外时钟周期数。可在XBANK寄存器中指定区域和配置额外的周期数。XINTF配置区域数据总线宽度

16位宽数据线32位宽数据线XINTF配置

1.XINTF时序寄存器（XTIMING0/6/7）XINTF寄存器ReservedX2TIMINGReservedXSIZEREADYMODEUSEREADYXRDLEADXRDACTIVEXRDTRAILXWRLEADXWRACTIVEXWRTRAIL

2.XINTF配置寄存器（XINTCNF2）ReservedXTIMCLKReservedHOLDASHOLDSHOLDReservedWLEVELReservedReservedCLKOFFCLKMODEWRBUFF配置XINT等待状态数配置XREADY信号是否采样及以何种方式采用。配置读写各阶段的等待状态数3.XBANK寄存器（XBANK）XINTF寄存器