CN113972211B 半导体存储器装置及其制造方法 （三星电子株式会社）

US2014159194A1,2014.0US2017125283A1,2017US2014061782A1,2014.公开了一种半导体存储器装置及其制造方2衬底，其包括第一有源图案，所述第一有源图案包括第一源极/漏极位线，其与所述第一有源图案交叉并在第二方向上延伸，所其中，所述第一水平高度与所述第二水平高度之间的差其中，所述第一有源图案和所述第二有源图案中的每一个具有平行于第三方向的纵其中，所述装置隔离层在所述第一有源图案和所述第二有源图案之间的第二沟槽中，3其中，所述第一接触件的上部具有在所述第一方向上彼此相其中，所述第一接触件的所述下部具有随着与所述衬底的所述第一方向上与从所述第一侧表面竖直地延伸的竖直假想线逐渐间隔9.根据权利要求1所述的半导体存储器装置，还包括所述位线和所述第一有源图案之其中，与所述第一源极/漏极区接触的所述导电图案的底表面高于所述第一接触件的衬底，其具有在第一方向上顺序地布置的第一有源图案、第二有源位线，其与所述第二有源图案交叉并在第二方向上延伸，所述其中，所述第一水平高度与所述第二水平高度之间的差4竖直延伸部分，其从所述下部沿着所述第一有源图案的上侧所述第一有源图案与所述第二有源图案之间的衬底，其包括有源图案，所述有源图案具有平行于第一方向的纵轴极/漏极区和一对第二源极/漏极区，所述一对第二源极/漏极区在所述第一方向上彼此间一对栅电极，其与所述有源图案交叉并在第二方向上延伸，所述个在所述第一源极/漏极区与所述一对第二源极/漏极区中的第一个之间的第线结构，其在所述绝缘层上以与所述有源图案交叉并在第三方向第一接触件和第二接触件，它们分别与所述一对第二源极/漏极区中的所述第一个和其中，与所述第一源极/漏极区接触的所述导电图案的底表面位于比所述第一接触件其中，所述第一接触件与所述一对第二源极/漏极区中的所述第一个的第一弯曲的顶其中，所述第二接触件与所述一对第二源极/漏极区中的所述第二个的第二弯曲的顶5其中，所述第一水平高度与所述第二水平高度之间的差其中，所述一对第二源极/漏极区中的与所述第一接触件接触的所述第一个具有平坦6[0002]本专利申请要求于2020年7月24日在韩国知识产权局提交的韩国专利申请No.10-[0007]本发明构思的实施例提供了一种制造具有改善的电特性的半导体存储器装置的第二源极/漏极区，并且利用插入在所述第一接触件和所述位线之间的间隔件与所述位线7以大于所述第三水平高度与所述第四水平高案，所述有源图案具有平行于第一方向的纵轴，并且包括第一源极/漏极区和一对第二源层并耦接到所述第一源极/漏极区的导电图案、所述导电图案上的位线以及所述位线和所述第一接触件和所述第二接触件通过所述一对间隔件而与所述线结构间隔开；着陆焊盘，所述第一源极/漏极区接触的所述导电图案的底表面可以位于比所述第一接触件的最低水与所述有源图案交叉并沿第一方向延伸；在所述有源图案的上部中形成第一源极/漏极区和第二源极/漏极区，所述第一源极/漏极区和所述第二源极/漏极区与所述栅电极的相应图案交叉并在第二方向上延伸，所述线结构包括电连接到所述第一源极/漏极区的位线和8[0023]现在将参考其中示出了示例实施例的附图来更加全面地描述本发明构思的示例[0026]可以通过图案化衬底100的上部来形成有源图案ACT。有源图案ACT中的每一个可[0028]可以在有源图案ACT之间限定第一沟槽TR1和第二沟槽TR2。装置隔离层ST可以在有源图案ACT之间的第一沟槽TR1和第二沟槽TR2中(例如，可以填充有源图案ACT之间的第[0029]在第二方向D2上相邻的一对有源图案ACT之间的距离可以小于在第三方向D3上相[0030]每个有源图案ACT的上部可以包括第一源极/漏极区SD1和一对第二源极/漏极区9极/漏极区SD2中的另一个可以在第三方向D3上中的每一个可限定在第一源极/漏极区SD1和第二源极/漏极区SD2之间。第三沟槽TR3可以设置为穿透有源图案ACT的上部，并且可以从有源图案ACT的顶表面朝向衬底100的底表面[0033]栅电极GE可以设置为与有源图案ACT和装置隔离层ST交叉。栅电极GE可以分别设[0035]参照图1和图2A至图2D，栅极介电层GI可以插入在栅电极GE和有源图案ACT之[0037]绝缘层IL可以设置在衬底100上。绝缘层IL可以包括暴露有源图案ACT的第一源电金属氮化物(例如，氮化钛或氮化钽)中的至少一种形成或者包括各种导电金属氮化物[0043]多个绝缘栅栏IFS可以设置在栅极盖层GP上。每个绝缘栅栏IFS可以穿透绝缘层IFS和线结构LST可以在第二方向D2接触件CNT中的每一个可填充通过部分地蚀刻第二源极/漏极区SD2的上部形成的第二接触件CNT可以通过间隔件SP与和其相邻的线结构LST间隔开。每个接触件CNT可以由各种掺杂储元件DS还可以包括第一电极LEL上的第二电极TEL以及第一电极LEL和第二电极TEL之间[0050]每个第一电极LEL可以以实心柱的形式提供，但是本发明构思不限于该示例。例[0054]第二源极/漏极区SD2可以具有凹陷的顶表面RTS，凹陷的顶表面RTS从有源图案SD2的凹陷的顶表面RTS可具有限定关于第一高度LV1的第一角度θ1的平均斜率。有源图案LWP可以具有随着与衬底100的底部的距离减小而在第二方向D2上与竖直假想线VVL逐渐间[0057]第一接触件CNT1的竖直延伸部分VEP可以从下部LWP朝向衬底LV3)可以低于与第一源极/漏极区SD1接触的导电图案CP的底表面的的凹陷的顶表面RTS和有源图案ACT的上侧表面USW接触。换句话说，可以相对增大接触件而第二接触件CNT2形成在第二方向D2接触件CNT1的下部LWP接触的凹陷的顶表面RTS的最低水平高度可以位于第一水平高度LV1。与第二接触件CNT2的下部LWP接触的凹陷的顶表面RTS的最低水平高度可以位于第二[0061]第一接触件CNT1的竖直延伸部分VEP的最低水平高度可以位于第三水平高度LV[0062]同时，第一水平高度LV1和第二水平高度LV2之间的差可大于第三水平高度LV3和[0063]由未对准引起的接触件CNT之间的结构变化可能导致各种技术问题，诸如第二源[0065]参照图4，第一接触件CNT1可包括在第二接触孔CNH2中的下部LWP和在下部LWP上的上部UPP。根据本实施例的第一接触件CNT1可以不包括覆盖有源图案ACT的上侧表面USW[0066]第一接触件CNT1的下部LWP在第二方向D2上的宽度W可以随着与衬底100的底部的图案ACT中的每一个可以在与衬底100的顶表面平行的第三方向D3上延伸。有源图案ACT可以在第一方向D1和第二方向D2上二维地布置。有源图案ACT可以在第三方向D3上彼此间隔[0070]可以在第一沟槽TR1和第二沟槽TR2中形成装置隔离层ST(例如，以填充第一沟槽[0072]第三沟槽TR3的形成可以包括形成具有开口的硬掩模图案以及使用硬掩模图案作[0073]参照图9和图10A至图10D，可以在每个第三沟槽TR3中顺序地形成栅极介电层GI、[0074]栅电极GE的形成可以包括在第三沟槽TR3中的栅极介电层GI材料中的至少一种形成或包括导电金属氮化物和金属材料中的至[0076]可以对有源图案ACT执行离子注入工艺，以在有源图案ACT的上部中形成第一源第一源极/漏极区SD1和第二源极/漏极区SD2可以掺杂有相[0077]可以在有源图案ACT的位于栅电极GE下方的部分中限定沟道区CH。当在平面图中BAL和第二导电层CL2。第一导电层CL1可在第一接触孔CNH1中(例如，可填充第一接触孔CL1可由各种掺杂半导体材料中的至少一种形成或包括各种掺杂半导体材料中的至少一以由各种导电金属氮化物中的至少一种形成或者包括各种导电金属氮化物中的至少一种。第二导电层CL2可由各种金属材料中的至少一种形成或包括各种金属材料中的至少一种。阻挡层BAL可以防止或抑制第二导电层CL2中的金属材料扩散到第一[0084]导电图案CP可以包括接触部分CNP，接触部分CNP中的每一个分别在第一接触孔[0085]可以在每个线结构LST的相对侧表面上形成一对间隔件SP。间隔件SP的形成可以[0086]可以对衬底100的整个顶表面执行使用间隔件SP和掩模图案MP作为掩模的蚀刻工使第二源极/漏极区SD2周围的装置隔离层ST的上衬底100的整个顶表面执行使用间隔件SP和掩模图案MP作为掩模的各向异性蚀刻工艺，以二接触孔CNH2的下方形成朝向衬底100的底部延伸的竖直延伸孔VEH。竖直延伸孔VEH可以形成导电材料，然后可以使其凹陷，直到导电材料的顶表面低于绝缘栅栏IFS的顶表面为[0091]填充第二接触孔CNH2的导电材料可以由各种掺杂半导体材料中的至少一种形成以通过用绝缘材料填充着陆焊盘LP之间的空间来形成绝缘图案INP。可以分别在着陆焊盘