教学大纲-第5章 晶圆级封装

第5章晶圆级封装（教学大纲）一、本章概述晶圆级封装是在晶圆划片前完成大部分或全部封装工序的先进封装技术，实现了封装与芯片制造的深度融合。本章系统介绍晶圆级封装的基本原理、技术分类、关键工艺及发展趋势，重点阐述扇入型晶圆级封装和扇出型晶圆级封装这两大技术体系的核心工艺流程与技术挑战。通过对本章的学习，学生将理解晶圆级封装如何突破传统封装的尺寸极限，并为后续学习异构集成、三维系统级封装奠定基础。-建议学时：4~5学时-教学重点：晶圆级封装的定义与技术特征、FIWLP与FOWLP的工艺流程对比、RDL技术的作用、芯片先置与芯片后置工艺的区别-教学难点：晶圆重构工艺中芯片位置精度的控制、塑封料与晶圆的翘曲问题、多芯片FOWLP的工艺协同二、教学目标1.知识目标：掌握晶圆级封装的定义、分类和技术特点；理解扇入型与扇出型封装的核心区别；熟悉RDL、晶圆重构、塑封等关键工艺的原理与流程；了解晶圆级封装在不同应用领域的选型依据。2.能力目标：能够根据芯片I/O数量和尺寸要求，判断适合采用扇入还是扇出方案；具备分析晶圆级封装工艺过程中常见缺陷（如翘曲、芯片偏移）原因的能力；理解晶圆级封装技术演进对系统集成的影响。3.素养目标：建立“晶圆级制造思维”——将封装视为晶圆工艺的延伸；关注晶圆级封装在移动终端、物联网、高性能计算等领域的应用创新。三、知识点分解与教学要求5.1晶圆级封装概述5.1.1晶圆级封装的定义【知识点】-晶圆级封装的核心定义：在晶圆划片之前完成大部分或全部封装工序-与传统封装的根本区别：-传统封装：先划片后封装（单颗芯片独立处理）-晶圆级封装：先封装后划片（批处理模式）-封装范围的延伸：芯片本身+芯片上的重分布层+凸点【教学要求】-掌握：晶圆级封装的定义和批处理特征-理解：先封装后划片带来的效率优势和成本优势5.1.2技术原理与工艺流程【知识点】-基本技术原理：-在晶圆表面通过薄膜工艺制作再布线层-在晶圆表面制作凸点阵列-进行晶圆级测试-划片得到单颗封装好的芯片-通用工艺流程：-晶圆制备与钝化层开口-RDL介质层沉积与图形化-RDL金属层沉积与图形化-凸点下金属化层制备-凸点制作-晶圆级测试-划片【教学要求】-掌握：晶圆级封装的基本工艺流程-理解：RDL在晶圆级封装中的核心作用5.1.3晶圆级封装的分类【知识点】-扇入型晶圆级封装：RDL和凸点均位于芯片尺寸范围内-扇出型晶圆级封装：通过塑封重构晶圆，RDL可延伸到芯片尺寸之外【教学要求】-掌握：扇入与扇出的核心区别-理解：为什么扇出型封装需要塑封重构晶圆5.1.4晶圆级封装的技术特点【知识点】-优点：-尺寸小：封装尺寸接近芯片尺寸（扇入）或略大于芯片尺寸（扇出）-电性能优异：互连路径短，寄生参数小-散热好：芯片背面裸露或薄型封装-成本优势：批处理降低了单颗成本-轻量化：适合移动设备-缺点与挑战：-已知合格芯片需求高（封装后难以筛选）-热应力问题（芯片直接承受板级应力）-翘曲控制难度大（特别是大尺寸晶圆）【教学要求】-掌握：晶圆级封装的主要技术优势-理解：已知合格芯片要求的原因和应对策略5.1.5晶圆级封装的发展历程【知识点】-1990年代：初期发展，主要用于低引脚数器件-2000年代：扇入型WLP在手机领域普及-2010年代：扇出型WLP兴起（台积电InFO技术应用于苹果A系列处理器）-2020年代：高密度扇出、混合键合与3D集成融合【教学要求】-了解：晶圆级封装技术演进的关键节点-理解：扇出型封装商业化的标志性意义5.1.6晶圆级封装的应用领域【知识点】-移动终端：应用处理器、电源管理芯片、射频前端-物联网：传感器、微控制器-汽车电子：雷达芯片、图像传感器-存储器：DRAM、闪存（部分应用）-高性能计算：高密度扇出用于HBM接口等【教学要求】-了解：不同应用对晶圆级封装的技术要求差异5.2扇入型晶圆级封装5.2.1FIWLP技术特点【知识点】-定义：封装尺寸与芯片尺寸完全相同或基本相同的WLP-技术特征：-RDL和凸点均在芯片边界内-无需塑封重构-工艺简单，成本低-适用条件：芯片I/O数量适中，凸点节距可容纳在芯片面积内-典型产品：电源管理芯片、模拟芯片、射频开关、传感器【教学要求】-掌握：FIWLP的定义和适用条件-理解：为什么高I/O芯片不适合FIWLP5.2.2FIWLP关键工艺流程【知识点】-工艺流程详解（以典型FIWLP为例）：1.晶圆准备与钝化层开口：在已完成前道工艺的晶圆上，打开芯片焊盘的钝化层2.第一层介质层沉积：旋涂或沉积聚合物介质（聚酰亚胺、PBO、BCB）3.介质层光刻开孔：曝光显影形成RDL与焊盘连接的开口4.种子层沉积：溅射Ti/Cu种子层5.RDL光刻与电镀：涂覆光刻胶，曝光显影RDL图形，电镀Cu6.去胶与种子层刻蚀：去除光刻胶，刻蚀掉种子层7.第二层介质层沉积与开孔：覆盖RDL，露出凸点位置8.UBM制备：溅射/电镀UBM金属9.凸点制作：电镀焊料/植球/铜柱10.回流成型（焊料凸点）11.晶圆级测试12.划片【教学要求】-掌握：FIWLP的完整工艺流程及各步骤目的-理解：RDL如何实现焊盘位置的重新布局-分析：工艺步骤中的关键控制点（如介质层厚度、RDL线宽）5.2.3FIWLP的挑战及解决办法【知识点】-主要挑战：1.芯片尺寸限制：I/O数量增加时，芯片面积必须增大2.板级可靠性：焊点直接承受芯片与PCB的热失配应力3.晶圆翘曲：多层介质和金属沉积导致应力累积4.测试与筛选：已知合格芯片要求高-解决办法：-可靠性方面：优化RDL设计、使用柔性介质材料、底部填充（板级）-翘曲方面：应力匹配设计、工艺优化-测试方面：晶圆级老化、已知合格芯片管理【教学要求】-理解：FIWLP面临的主要技术瓶颈-了解：针对这些挑战的工程解决方案5.3扇出型晶圆级芯片尺寸封装5.3.1FOWLP技术特点【知识点】-定义：通过塑封料将芯片包覆并重构晶圆，使RDL可以延伸到芯片面积之外-核心创新：打破了封装尺寸必须等于芯片尺寸的限制-技术优势：-可实现更多I/O（扇出区域提供额外布点空间）-可集成多个芯片（系统级封装）-封装厚度薄-电性能优异-与传统FIWLP的对比：-FIWLP：RDL在芯片上，封装尺寸=芯片尺寸-FOWLP：RDL在芯片+塑封料上，封装尺寸>芯片尺寸【教学要求】-掌握：FOWLP的定义和核心优势-理解：扇出区域如何解决I/O数量受限问题5.3.2FOWLP关键工艺流程【知识点】-FOWLP的两大核心步骤：晶圆重构+RDL制作-通用流程框架：-临时载板准备-芯片贴装-塑封-载板剥离-RDL制作-凸点制作-划片【教学要求】-理解：FOWLP与FIWLP在流程上的根本差异（多了晶圆重构步骤）5.3.3芯片先置/面朝下FOWLP【知识点】-工艺流程：1.在临时载板上涂覆临时键合胶2.将芯片面朝下贴装在载板上（有源面朝向载板）3.塑封（包覆芯片背面和侧面）4.剥离载板，露出芯片有源面和塑封料表面5.在露出的表面制作RDL和凸点6.划片-特点：-芯片位置由贴片精度决定-塑封后芯片有源面与塑封料表面共面性好（有利于RDL制作）-载板剥离后芯片有源面暴露，需防止污染-关键控制：芯片与载板的临时键合强度、芯片位置精度【教学要求】-掌握：芯片先置/面朝下工艺的流程-理解：为什么这种工艺能保证良好的共面性5.3.4芯片先置/面朝上FOWLP【知识点】-工艺流程：1.在临时载板上涂覆临时键合胶或贴膜2.将芯片面朝上贴装（有源面朝上）3.塑封（包覆芯片和载板表面）4.研磨塑封料，露出芯片有源面5.剥离载板6.在芯片和塑封料表面制作RDL和凸点7.划片-特点：-需通过研磨露出芯片表面，工艺窗口要求高-研磨可能损伤芯片-共面性取决于研磨精度-与面朝下工艺的对比：面朝上需要研磨，面朝下无需研磨可直接露出【教学要求】-掌握：芯片先置/面朝上工艺的流程-理解：研磨工艺的风险和控制要求5.3.5芯片后置/RDL先置FOWLP【知识点】-工艺流程：1.在临时载板上制作RDL（先形成扇出布线层）2.在RDL的芯片贴装区域涂覆芯片贴装胶3.将芯片面朝下贴装，使芯片焊盘与RDL的焊盘对准连接4.塑封5.剥离载板，露出RDL另一侧6.制作背面RDL或凸点7.划片-特点：-RDL先制作在载板上，质量更易控制-芯片与RDL的连接在塑封前完成，可进行电测试-适合多芯片、高密度互连-工艺流程更复杂，成本较高-典型应用：台积电InFO-PoP（封装上封装）【教学要求】-掌握：芯片后置工艺的流程-理解：RDL先置的优势（RDL质量、可测试性）-对比：三种FOWLP工艺流程的适用场景5.3.6FOWLP的挑战及解决办法【知识点】-主要挑战：1.晶圆翘曲：芯片与塑封料CTE差异大，大尺寸晶圆翘曲严重2.芯片偏移：贴片或塑封过程中芯片位置发生移动3.芯片-塑封料界面分层：界面结合强度不足4.RDL良率：大面积RDL制作缺陷控制5.临时键合/解键合：载板剥离时的损伤风险-解决办法：-翘曲控制：选用低CTE塑封料、优化芯片布局、工艺温度控制-芯片偏移控制：提高贴片精度、优化塑封流动模拟-界面增强：等离子清洗、偶联剂处理-RDL良率：洁净环境控制、工艺参数优化-临时键合：激光解键合、热滑移解键合技术【教学要求】-理解：FOWLP面临的主要技术挑战及其物理根源-了解：产业界解决这些问题的技术路线5.4WLP的发展趋势及对异构集成的影响（0.5学时）5.4.1WLP的发展趋势【知识点】-高密度化：-RDL线宽/线间距从5μm向2μm、1μm演进-凸点节距从200μm向40μm、20μm缩小-大尺寸化：-从200mm晶圆向300mm晶圆过渡-面板级封装（PLP）兴起，进一步降低成本-三维化：-FOWLP与TSV结合-多芯片堆叠的FOWLP-集成度提升：-从单芯片向多芯片系统集成发展-无源元件埋入【教学要求】-了解：WLP技术的主要发展方向-理解：密度提升对工艺设备的挑战5.4.2WLP对异构集成的影响【知识点】-异构集成的定义：将不同工艺节点、不同材料的芯片集成在同一封装内-