多通道缓冲串口

多通道缓冲串口多通道缓冲串口（McBSP）1McBSP原理框图及信号接口2McBSP控制寄存器3时钟和帧同步4McBSP数据的接收和发送5有关的几个概念返回首页1McBSP原理框图及信号接口TMS320C54xx多通道缓冲串口（McBSP）由引脚、接收发送部分、时钟及帧同步信号产生、多通道选择以及CPU中断信号和DMA同步信号组成，如图8-4所示。表8-7给出了有关引脚的定义，McBSP通过这7个引脚为外部设备提供了数据通道和控制通道。McBSP通过DX和DR实现DSP与外部设备的通信和数据交换。

图8-4McBSP原理框图表8-7McBSP引脚说明引脚I/O/Z说明DRI串行数据接收DXO/Z串行数据发送CLKRI/O/Z接收数据位时钟CLKXI/O/Z发送数据位时钟FSRI/O/Z接收帧同步FSXI/O/Z发送帧同步CLKSI外部时钟输入表8-8McBSP内部信号说明信号说明RINT接收中断，送往CPUXINT发送中断，送往CPUREVTDMA接收到同步事件XEVT向DMA发出事件同步REVTADMA接收到同步事件AXEVTA向DMA发出事件同步A返回本节2McBSP控制寄存器1．控制寄存器及其映射地址表8-9列出了McBSP控制寄存器及其映射地址。子块数据寄存器SPSDx用于指定对应子地址寄存器中数据的读写，其内部连接方式如图8-5所示。这种方法的好处是可以将多个寄存器映射到一个较小的存储空间。表8-9McBSP控制寄存器及其映射地址图8-5子地址映射示意图2．串行口的配置串口控制寄存器（SPCR1、SPCR2）和引脚控制寄存器（PCR）用于对串口进行配置，接收控制寄存器（RCR1、RCR2）和发送控制寄存器（XCR1、XCR2）分别对接收和发送操作进行控制。（1）串口控制寄存器（SPCR1、SPCR2）串口控制寄存器1（SPCR1）结构如图8-6所示，表8-10为SPCR1控制位功能说明。串口控制寄存器2（SPCR2）结构如图8-7所示，表8-11为SPCR2控制位功能说明。（2）引脚控制寄存器（PCR）。引脚控制寄存器（PCR）结构如图8-8所示，表8-12为PCR控制位功能说明。图8-6串口控制寄存器1（SPCR1）表8-10SPCR1控制位功能说明图8-7串口控制寄存器2（SPCR2）表8-11SPCR2控制位功能说明图8-8引脚控制寄存器（PCR）表8-12PCR控制位功能说明（3）接收控制寄存器（RCR[1,2]）。结构如图8-9所示，表8-13所示为RCR1控制位功能说明，表8-14所示为RCR2控制位功能说明。（4）发送控制寄存器（XCR[1,2]）。发送控制寄存器（XCR[1,2]）结构如图8-10所示，表8-15所示为XCR1控制位功能说明，表8-16所示为XCR2控制位功能说明。（a）RCR1（b）RCR2图8-9接收控制寄存器（RCR[1,2]）表8-13RCR1控制位功能说明表8-14RCR2控制位功能说明（a）XCR1（b）XCR2图8-10发送控制寄存器（XCR[1,2]）表8-15XCR1控制位功能说明表8-16XCR2控制位功能说明返回本节3时钟和帧同步采样率发生器由三级时钟分频组成，如图8-11所示，可以产生可编程的CLKG（数据位时钟）信号和FSG（帧同步时钟）信号。CLKG和FSG是McBSP的内部信号，用于驱动接收/发送时钟信号（CLKR/X）和帧同步信号（FSR/X）。采样率发生器时钟既可以由内部的CPU时钟驱动（CLKSM=1），也可以由外部时钟源驱动（CLKSM=0）。采样率发生器寄存器SRGR[1，2]控制着采样率发生器的各种操作，其结构如图8-12所示。表8-17所示为SRGR1控制位功能说明，表8-18所示为SRGR2控制位功能说明。图8-11采样率发生器框图（a）采样率发生器寄存器1(SRGR1)（b）采样率发生器寄存器2(SRGR2)图8-12采样率发生器寄存器SRGR[1，2]结构图表8-17SRGR1控制位功能说明表8-18SRGR2控制位功能说明图8-13可编程帧周期和帧脉冲宽度返回本节4McBSP数据的接收和发送数据的接收是通过三级缓冲完成的，例如，通过设置SPCR1寄存器的RINTM=00b，则可由RRDY信号驱动产生接收中断信号RINT，TMS320C54xxCPU响应中断，读取DRR中的数据。接收时序如图8-14所示。数据的发送通过两级缓冲完成，通过设置SPCR2寄存器的XINTM=00b，可由XRDY驱动产生发送中断信号XINT，TMS320C54xxCPU响应中断，将下一个发送数据写入DXR中，随后XRDY降为0。发送时序如图8-15所示。图8-14数据的接收图8-15数据的发送返回本节5有关的几个概念1．相的概念在McBSP中，帧同步信号表示一次数据传输的开始。帧同步信号之后的数据流可以有两个相——相1和相2。相的个数（1或2）可以通过设置RCR2和XCR2中的（R/X）PHASE位来实现。每帧的字数和每字的位数分别由（R/X）FRLEN[1,2]和（R/X）WDLEN[1,2]决定（如图8-6、8-18所示）。

图8-16例8-2的图图8-17例8-3的图2．数据延迟每一帧都是从帧同步信号有效时到来的第一个时钟周期开始的。实际的数据接收或传输开始时刻相对于帧的开始时刻可以有延时，这一延时称为数据延迟，用RDATDLY和XDATDLY分别指定接收和发送的数据延迟。可编程数据延迟的范围为0、1、2个时钟周期（[R/X]DATDLY=00b–10b），如图8-18所示。图8-18数据延迟3．SPI协议：McBSP时钟停止模式SPI协议是一种主从配置的、支持一个主方、一个或多个从方的串行通信协议，一般使用4条信号线：串行移位时钟线（SCK）、主机输入/从机输出线（MISO）、主机输出/从机输入线（MOSI）、低电平有效的使能信号线（）。如图8-19~8-22所示、表8-19、20所示。图8-19McBSP作为SPI模式的主设备图8-20McBSP作为SPI