CN114441934B 一种针对芯片级的测试验证系统及芯片检测的方法 （深圳市紫光同创电子股份有限公司）

司道高新区社区高新南一道015号国微一种针对芯片级的测试验证系统及芯片检本发明提供了一种针对芯片级的测试验证块读取与指定测试位流对应的配置信息对被测取的与指定测试位流对应的激励信息对被测芯统使从初产阶段进入量产阶段时测试成本最大2第一数据处理模块，用于接收所述上位机发出的所述测试指令和所述全局测试位流，存储模块，用于存储所述第一数据处理模块输出的所述地址信息测试控制模块，用于接收所述上位机发出的所述测试指令第一数据处理主状态机模块，接收所述测试控制模块发出测试位流，根据所述测试指令和所述指定测试位流控制所述数据读/写模块读取与所述指3制所述第一数据处理主状态机模块，使所述第一数据处理主状态机模块调度所述数据读/配置控制模块，接收所述测试控制主状态机模块读取的指定测试位流对应的配置信9.一种基于权利要求1-8任一项所述的针对芯片级的测试验证系统进行芯片检测的方加载所述指定测试位流至测试控制模块，根据指定测试位流获取在存储的地址信息、将获取的存储地址信息、配置信息和激励信息中，与指定测试获取的存储地址信息、配置信息和激励信息中，与指定测试位流采样被测芯片输出的数据，将采样数据与指定测试位流对应的激励信对被测芯片配置一个功能位流，与被测芯片的输入引脚与输出引脚相4[0004]复杂SoC芯片仅仅依靠DFT(DiscreteFourierTransform)的结构测试时序或其他原因无法唤醒)，必须用复杂的类似系统应用功能模式(functionalpattern)5[0011]测试控制模块，用于接收所述上位机发出的所述测试指[0012]比对模块，用于接收所述测试模块读取的与所述指定测行对比，将对比结果不一致的采样数据和采样时间传输至所述测试控制模块和所述上位指定测试位流，根据所述测试指令和所述指定测试位流控制所述数据读/写模块读取与所[0024]测试控制主状态机模块，接收所述JTAG编/译码模块解码后的测试指令和指定测6[0026]本发明还提供了一种基于上述任一项所述的针对芯片级的测试验证系统进行芯[0035]本发明为芯片筛选量产和大规模生产筛选测试提供了一种针对芯片级的测试验7[0053]其中所述串并转换模块接收所述上位机的所述测试指令和所述全局测试位流可便存储，如存储模块的数据位宽为16bit时，在串并转换模块可以将全局测试位流转换成[0055]数据读/写模块，接收所述串并转换模块转换后的并口数据，读取并口数据的信8[0059]测试控制模块，用于接收所述上位机发出的所述测试指[0062]其中，所述编/译码模块接收所述上位机的所述测试指令和所述指定测试位流所[0063]测试控制主状态机模块，接收所述编/译码模块解码后的测试指令和指定测试位据读/写模块，从所述存储模块读取与指定测试位流对应的地址信息、配置信息和激励信[0065]可以理解，将所述测试指令和所述指定测试位流传输至所述编/译码模块，所述编/译码模块对所述测试指令和所述指定测试位流进行解码，然后将解码后的所述测试指9[0066]比对模块，用于接收所述测试模块读取的与所述指定测行对比，将对比结果不一致的采样数据和采样时间传输至所述测试控制模块和所述上位[0067]如图4所示为另一种针对芯片级的测试验证系统，所述系统还包括第二数据处理[0069]如图6所示为再一种针对芯片级的测试验证系统，所述系统还包括误差数据存储[0070]如图7所示为一种基于上述任一项所述的针对芯片级的测试验证系统进行芯片检包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM