CN114664832B 半导体存储器件与其制作方法 （福建省晋华集成电路有限公司）

202010368174.92020.04.30本发明公开了一种半导体存储器件与其制在所述字线结构正上方并介于所述位线结构之半部位，所述上半部位的宽度大于所述下半部2存储节点接触件，位于所述位线结构与所述间隔物结构所界定出所述间隔物结构的所述上半部位与所述下半部位的截面曲线3.如权利要求1所述的半导体存储器件，其中所述间隔物结构的所述上半部位与所述4.如权利要求1所述的半导体存储器件，其中所述间隔物结构更包含一位于所述上半5.如权利要求1所述的半导体存储器件，其中所述间隔物结构与所述位线结构之间还6.如权利要求5所述的半导体存储器件，其中所述间隔物结构与所述字线之间还具有9.如权利要求1所述的半导体存储器件，其中所述半导体存储器件还包括栅极硬掩模在所述字线结构之上形成往第二方向延伸跨过所述字线结构在所述字线结构正上方且介于所述位线结构之间形成在所述位线结构与所述间隔物结构所界定出的空间中形成与所述半导体基板连接的3所述间隔物结构的所述上半部位与所述下半部位的截面曲线13.如权利要求12所述的制作半导体存储器件的方法，其中形成所述间隔物结构的步在所述间隔物结构的图案中填入间隔材料而形成所述14.如权利要求13所述的制作半导体存储器件的方法，其中所述第一光刻工艺更包含所述第二刻蚀步骤的各向异性大于所述第一刻蚀步骤15.如权利要求13所述的制作半导体存储器件的方法，更包含在所述牺牲层上形成一4[0004]—些半导体器件可以包括垂直堆叠的层结构图案和将堆叠图案彼此电连接的接述间隔物结构所界定出的空间中形成与所述半导体基板连接的接触[0008]本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的较5有进一步的了解。该些图示系描绘了本发明一些实施例并连同本文描述一起说明了其原[0013]图7至图11绘示出了根据示例实施方式制作具有特殊截面外型的间隔物结构的步[0014]图12至图16绘示出了根据其他示例实施方式具有特殊截面外型的间隔物结构的在本文中为了描述方便可以用于描述一个组件或特征与另一个或多个组件或特征的关系，6线以及存储单元的预定位置。图7至图11绘示出了根据示例实施方式中制作具有特殊截面第三方向D3之间的夹角较佳介于45度至90度之间。在一示例中，有源区ACT和器件隔离层一掺杂区1a和第二掺杂区1b，其可以通过离子注入工艺形成并可以包括与有源区ACT的导半导体基板100的表面上还可以形成一绝缘夹层107，以隔绝下方的有源区ACT与上方的部7第一掺杂区1a的部分会一起受到刻蚀。凹陷区109的底表面可以高于第一掺杂区1a的底面(如虚线所示)，部分的器件隔离层101和部分的栅极硬掩模图案105可以从凹陷区109中暴度可以大于每个位线结构BLS的宽度。位线结构BLS的多晶硅图案111的侧壁可以与相应的的材料则相对于间隔壁123和绝缘夹层107两者具有蚀刻选择性，如硅氮化物层和/或硅氮线WL的正上方并同样往第一方向D1延伸，且间隔物结构127会与位线BLS侧壁上的绝缘层8[0031]如此间隔物结构127的特殊截面外型可以透过调配刻蚀工艺的参数来达成。在一绝缘层125上形成一牺牲层129，并在牺牲层129上形成具有间隔物结构图案的复合掩模图案133a即前述间隔物结构的上半部位的各向异性性质，如此再进行第二次刻蚀工艺，以在牺牲层129中形成下半部牺牲图案133a与下半部牺牲图案133b共同构成了牺牲图案133。由于下半部牺牲图案133b是在形成牲层129的表面上形成另一牺牲层139，并在其中形成间隔物结构127最上方的第三部位9此所述部位会具有较大的宽度，最后将刻蚀气体与/或参数调回原本各向异性较强的设定9形成牺牲图案133与移除复合掩模131后在图案表面形成一层共形层并回蚀的方式来形145的底面暴露出主动区(第二掺杂区1b)，如此外层145仅会形成在间隔物结构127的侧壁方的有源区(第二掺杂区1b)上还覆盖着绝缘夹层107与绝缘层125，必须将绝缘夹层107与为刻蚀掩模进行各向异性刻蚀来移除裸露的绝缘夹层107与绝缘层125，如此形成接触孔外型，其所间隔出的接触孔141会具有对应的上窄下宽的截面外型，如图中所示的W1大于W2。此特征的优点在于后续形成在接触孔141中的接触件的宽度会较一般以公知技术形成件的性能。同样地，在图12与图13的变体实施例中，间隔物结构127具有较窄的第三部位