【芯片测试中测试向量产生的原理分析1700字】

芯片测试中测试向量产生的原理分析目录TOC\o"1-3"\h\u26492芯片测试中测试向量产生的原理分析 1262321.1.1测试向量产生工具 128401.1.2EDA工具产生测试向量的原理 1测试向量产生工具本文的流程中，主要使用EDA工具TatraMax进行外部输入的测试向量的生成。TatraMax是由synopsys公司发布的一款测试向量生成的专用软件。它可以根据读入的电路结构自动计算出需要使用的测试向量，然后输出测试向量文件。该工具软件具有以下特点：（1）可以读入含有测试结构的设计文件，如综合工具产生的网表文件，可以是VHDL或verilog格式。（2）可以读入测试协议描述（SPF）文件，SPF文件是描述芯片在测试时行为的文件。可以修改SPF文件里的内容来控制测试行为。（3）可以根据电路结构自动生成测试向量，并给出测试向量在测试后能达到的测试覆盖率。同时支持多种测试向量生成模式的选择，如basicsequential模式和fastsequencial模式等。并将生成的测试向量以verilog或者stil的格式保存下来。EDA工具产生测试向量的原理TatraMax是基于读入的测试电路结构，选取各个待测点，以每个待测点为起始点，向前推算应该在电路中输入何种测试向量，才能使得待测点被成功测试到。并以此推算结果作为依据，生成对应的测试向量。在推算测试向量的过程中，工具会逐一遍历每个待测试点，并把能测试到这些点的向量整合起来，压缩输出为测试向量。测试向量采用从外部输入的形式，这种做法使得不必再电路内部去设计测试试向量生成结构，这样的做法避免了因插入测试电路引发的芯片面积的大幅增加，同时使用EDA工具计算出的测试向量，更具有针对性，使得测试覆盖率更高。如图4.1所示，为待测芯片中的一个电路模块。可以看到触发器的输出端连接了一部分的组合逻辑，这些组合逻辑的输入端信号是由触发器的输出端提供的。组合逻辑输出到最右侧的触发器的D端。芯片中其他存在的组合逻辑也是与此种情况类似的。如果想测试到右侧触发器的输出端是否能正常完成跳变，就需要对组合逻辑的输入值进行控制，从而输出需要的值去比较该点功能是否正常。这是测试向量产生的初期环境。待测电路模块首先使得SCAN_EN信号为1，此时所有的触发器输入端都会选择SI，则电路中的触发器被串联成扫描链，可以以从SCAN_IN端输入信号的形式往扫描链中注入值，从而达到控制扫描链上触发器输出端Q的值的目的。如图4.2所示为串联成扫描链的电路结构。扫描链模式下的电路结构为了检测A点是否存在信号值固定为1的情况，需要把A点的值置为0.此时工具由A=0这一条件开始向前推算需要对组合逻辑输入的信号。如图4.2所示，A点之前的第一级组合逻辑为与非门，需要其输入值均为1，才能使得输出值为0，所以如图所示的输入值必须为1，由此向第二级进行推算，为了使得输出值为0，则在第二级电路中与门的输入值必须均为1，或非门的输入必须全为0。由第二级电路的结果向第三级电路进行推算则第三季电路为了得到向第二级电路中的或非门的输入值均为0的结果，第三级电路中的与非门的输入值应该均为1，或门的输入应该均为0。组合电路输出端连接的触发器，由于在数据抓取阶段之后要通过触发器的输出值去比较A点的信号值是否为0，所以，应该把组合电路输出端连接的触发器的输出值置为1，方便进行比较。这样工具就计算出了扫描链中各个触发器输出端应该具有的值。针对此电路，工具产生的测试向量应为111111000。工具根据组合电路结构对输入值的逐级推算测试值的抓取阶段：如图4.4所示，在测试值被输入电路中后，由触发器的输出端对相连的组合逻辑进行使能。在输入完成后，还需要对组合逻辑的输出值进行观察，就需要完成测试值的抓取。如图所示，在使用扫描链模式对图中的组合逻辑输入值使能之后，组合逻辑输出值为0，这个值就是A点的值。为了能从外部观察到A点的值。需要使A点的值进入扫描链。此时令信号SCAN_EN为零，芯片中的触发器开始选择D为输入端，此时通过一个时钟脉冲可以使得触发器抓取到D端的值（即A=0）。在抓取到A的值之后，SCAN_EN回到等于1的状态，电路中的触发器重新回到扫描链状态，在时钟的驱使下沿扫描链输出。自动测试向量产生工具TatraMax正是基于由待测点向前推算的原