CN114999375B 扫描驱动电路及其驱动方法、显示面板 （合肥维信诺科技有限公司）

本发明公开了一种扫描驱动电路及其驱动移位寄存器，第一移位寄存器包括第一输入模2所述第一输入模块的第一控制端接入复位信号，所述第一输入模块所述第二输入模块用于控制所述第二输出模块的控所述第一输出模块的输出端和所述第二输出模块的输出端均连接至所述第一移位寄其中，在所述扫描驱动电路的开启阶段，所述第一移位寄存所述第一移位寄存器包括所述扫描驱动电路中第2级至第n级的移位寄存器中的至少所述复位信号为所述扫描驱动电路中第1级移位寄存器的触发信号输入端接入的起始所述第一移位寄存器还包括所述扫描驱动电路中第1级多个所述第一移位寄存器的所述第一输入模块的第一控制端接入同一个所述复位信所述第一输入模块的第一端接入第一电压信号，所述第一输入所述第一输入模块包括第一晶体管，所述第一晶体管为双栅晶体管，所述所述第一输入模块包括并联的两个晶体管，所述两个晶体管中的其所述第二输入模块的控制端接入所述第一时钟信号，所述第二输入模所述第二输入模块包括第二晶体管，所述第二晶体管的第一极为所3所述第一输出控制模块包括第三晶体管，所述第三晶体管的栅极与所所述第二输出控制模块包括第四晶体管和第五晶体管，所述第四所述第一输出模块包括第六晶体管和第一电容，所述第六晶体管的栅极所述第二输出模块包括第七晶体管和第二电容，所述第七晶体管的栅极7.根据权利要求1所述的扫描驱动电路，其特征在于，在所述多个级联的移位寄存器在所述多个级联的移位寄存器中，奇数级移位寄存钟信号和偶数级移位寄存器接入的第一时钟信号均由在所述扫描驱动电路的开启阶段，所述第一移位寄存器所述显示面板还包括第一时钟信号线、第二时钟信号线、第一电所述第一时钟信号线用于向奇数级移位寄存器传输第一时钟信号所述第一电位信号线用于向所述扫描驱动电路传输第一电压信号，所45述多个级联的移位寄存器包括第一移位寄存器，所述第一移位寄存器包括第一输入模块、[0008]所述第一输出模块的输出端和所述第二输出模块的输出端均连接至所述第一移[0011]可选地，所述复位信号为所述扫描驱动电路中第1级移位寄存器的触发信号输入67[0036]应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特8员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范端接入第一时钟信号SCK1，第一输入模块101用于根据复位信号VREF或者第一时钟信号SCK1控制第一输出模块103的控制端的电位；第二输入模块102用于控制第二输出模块104[0054]第一输出模块103的输出端和第二输出模块104的输出端均连接至第一移位寄存模块104用于根据其控制端的电位输出与第一信号VC1不同的第二信号9位信号VREF，使得第一输出模块101导通，以对第一移位寄存器11的输出端的电位进行复该第二级驱动信号S2作为第三级移位寄存器的输入信号输入至第三级移位寄存器的触发[0057]多个级联的移位寄存器100中包括有第一移位寄存器11，该第一移位寄存器11为多个级联的移位寄存器100中的至少部分移位寄存器。第一移位寄存器11中的第一输入模SCK1中的至少一个信号为有效信号(该有效信号为能够使得第一输入模块101导通的信[0058]第一移位寄存器11的第二输入模块102的第一端可以与第一移位寄存器11的触发作，第一输出模块103正常导通，因此移位寄存器100的信号输出端OUT的信号为第一信号位寄存器100的输出端OUT，使得其它级移位寄存器本应输出第一信号VC1变为输出第二信11的第一输入模块101在复位信号VREF的作用下同时导通，以保证第一移位寄存器11输出端OUT输出的信号为第一信号VC1，从而将第二节点N2处的电位强制复位为第一信号VC1对中第2级至第n级的移位寄存器中的至少部分移位寄存器，n表示扫描驱动电路中移位寄存级的移位寄存器100中至少有部分移位寄存器为第一移位寄存器11。作为本实施例的一种第一级外，其它各级移位寄存器100的触发信号输入端IN输入的信号均为上一级移位寄存一控制端接入的复位信号为同一个信号(如均为起始信号SIN)，由此可以减少移位寄存器[0067]需要说明的是，复位信号可以是扫描驱动电路中第1级移位寄存器的触发信号输模块101的第二端为第一输入模块101的输出端。第一输入模块101在复位信号VREF或第一第一节点N1处的电位为第一电压信号VGL对应电压信号VGL传输至第一输出模块103的控制端，即第一节点N1的电位为第一电压信号VGL对应的电平。第一输出模块103根据第一电压信号VGL导通将第二电压信号VGH传输至输出平(对应第二电压信号VGH)。则下一级移位寄存器的触发信号输入端IN输入的信号也为高端IN输入的信号也为高电平，第二晶体管M2在其控制端的第一时钟信号SCK1作用下导通，端与第二输入模块102的第二端连接于第三体管M4的栅极与第一输出模块103的控制端连接，第四晶体管M4的第一极输入第二电压信输入端输入第二电压信号VGH，第一输出模块103的输出端与第一移位寄存器11的输出端一电容C1连接于第六晶体管M6的第一极和栅极之间；第二输出模块104包括第七晶体管M7和第二电容C2，第七晶体管M7的栅极作为第二输出模块104的控制端与第二晶体管M2的第移位寄存器100的触发信号输入端IN与上一级移位寄存器100的输出端OUT连接，其中第一钟信号SCK1和偶数级移位寄存器接入的第二时钟信号SCK2均由第一时钟信号线CLK1提供，奇数级移位寄存器接入的第二时钟信号SCK2和偶数级移位寄存器接入的第一时钟信号偶数级移位寄存器的第二时钟信号端SC2均与第一时钟信号线CLK1连接，奇数级移位寄存器的第二时钟信号端SC2和偶数级移位寄存器的第一时钟信号端SC1均与第二时钟信号线信号端SC1输入的第一时钟信号SCK1为低电平，第二时钟信号端SC2输入的第二时钟信号信号端SC1输入的第一时钟信号SCK1为高电平，第二时钟信号端SC2输入的第二时钟信号信号端SC1输入的第一时钟信号SCK1为低电平，第二时钟信号端SC2输入的第二时钟信号信号端SC1输入的第一时钟信号SCK1为高电平，第二时钟信号端SC2输入的第二时钟信号号VGH通过第四晶体管M4和第五晶体管M5传输至第三节点N3，第七晶体管M7关断，输出端信号端SC1输入的第一时钟信号SCK1为低电平，第二时钟信号端SC2输入的第二时钟信号的五个阶段。第二级移位寄存器的触发信号输入端IN接入第一级移位寄存器的输出端OUT输出的信号，且第一级移位寄存器的输出端OUT输出的信号比如是如图8所示的输出端OUT输入的第一时钟信号SCK1为高电平，第二时钟信号端SC2输入的第二时钟信号SCK2为低电输入的第一时钟信号SCK1为低电平，第二时钟信号端SC2输入的第二时钟信号SCK2为高电输入的第一时钟信号SCK1为高电平，第二时钟信号端SC2输入的第二时钟信号SCK2为低电第二时钟信号SCK2的低电平传输至输出端OUT，使得移位寄存器100的输出信号电位变低。输入的第一时钟信号SCK1为低电平，第二时钟信号端SC2输入的第二时钟信号SCK2为高电平，因此第二晶体管M2和第一晶体管M1导通，第一节点N1电位变为低电平(第一电压信号第六晶体管M6导通，将第二电压信号VGH传输至输出端OUT，输出端OUT输出的信号为高电输入的第一时钟信号SCK1为高电平，第二时钟信号端SC2输入的第二时钟信号SCK2为低电入模块102的输出端和第二输出模块104的控[0101]图10示出了通过并联的两个晶体管使得第一输入模块101具有两个控制端。具体第一输入模块101用于根据复位信号VREF或者第一时钟信号SCK1控制第一输出模块103的块103的输出端和第二输出模块104的输出端均连接至第一移位寄存器11的输出端OUT，第一输出模块103用于根据其控制端的电位输出第一信号VC1，第二输出模块104用于根据其控制端的电位输出与第一信号VC1不同的第二信第一时钟信号SCK1，以及向偶数级移位寄存器传输第二时钟信号SCK2。第二时钟信号线信号线V2用于向扫描驱动电路10传输第二电路向像素电路200中的数据写入晶体管的栅极写入栅极驱动信号，使得数据写入晶体管