实训任务4.5加法器电路的设计_第1页
实训任务4.5加法器电路的设计_第2页
实训任务4.5加法器电路的设计_第3页
实训任务4.5加法器电路的设计_第4页
实训任务4.5加法器电路的设计_第5页
已阅读5页，还剩7页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

电子技术主编：徐超明李珍2026/7/2314.5加法器电路的设计4.5.1全加器实训4-9：全加器电路的设计4.5.2简单加法计算器实训4-10：简单加法计算电路的设计实训任务4.5加法器电路的设计2026/7/2324.5.1全加器

完成全加逻辑功能的单元电路称为全加器。

两个多位二进制数进行加法运算时，除了最低一位（可以使用半加器）以外，每一位相加时，不仅需要考虑两个加数（一个加数为An，另一个加数为Bn）的相加，还要考虑低一位向本位的进位（低位向本位的进位用Cn-1表示）。即两个加数和低一位的进位，三个数相加。这样的加法叫全加。3实训4-9：全加器电路的设计2026/7/23设计要求：

设计过程：（1）将实际问题化为逻辑问题：假设n位（本位）的两个加数分别为An和Bn，n-1位向n位进位数为Cn-1。本位和为Sn，本位进位为Cn。（2）列真值表：AnBnCn-1SnCn0000010100111001011101110000000011111111实训4-9：全加器电路的设计42026/7/23

（3）写出逻辑表达式并化简AnBnCn-1SnCn0000000110010100110110010101011100111111化简后实训4-9：全加器电路的设计52026/7/23

（4）画出逻辑电路图逻辑符号电路图实训4-9：全加器电路的设计62026/7/23

74LS283电路是一个4位加法器电路，可实现两个4位二进制数的相加。逻辑符号引脚图

CI是低位的进位，CO是向高位的进位。它可以实现A3A2A1A0和B3B2B1B0两个二进制数的相加，S3S2S1S0是对应各位的和。

功能扩展：用两片74LS283加法器可构成8位的二进制加法器。实训4-9：全加器电路的设计72026/7/234.5.2简单加法计算器

两个二进制数相加，其中一个加数为2位二进制数，另一个加数为1位二进制数。8实训4-10：简单加法计算电路的设计2026/7/23设计要求：

设计过程：（1）分析：

假设两个加数分别为A1A0和B0，输出和为F2F1F0。

（2）列真值表：二进制数A二进制数B二进制相加结果A1A0B0F2F1F0000000001001010001011010100010101011110011111100实训4-10：简单加法计算电路的设计92026/7/23

设计过程：

（3）由真值表写出逻辑表达式并化简：实训4-10：简单加法计算电路的设计102026/7/23用卡诺图化简后可得：，，

设计过程：实训4-10：简单加法计算电路的设计112026/7/23，，

（4）如果使用集成电路与非门74LS00和异或门74LS86器件，则函数表达式变换为

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论