CN115113799B 主机命令的执行方法及装置 （慧荣科技股份有限公司）

本发明涉及一种主机命令的执行方法及装辑区块地址编号不对齐于闪存模块中的一个超主机写入命令所指示的第二起始逻辑区块地址编号加上偏移量后能够对齐一个超页面的首个后续的主机命令所请求的起始逻辑区块地址编2侦测是否存在默认数目的连续的主机长写入命令，其中示的第一起始逻辑区块地址编号不对齐于闪存模块中的一个写入命令所指示的第二起始逻辑区块地址编号加上所述偏移量后能够对齐所述闪存模块将所述第二起始逻辑区块地址编号加上所述偏移量以产生第三起始逻辑区块地址编在逻辑区块地址位移表中存储记录，包含所述第二输出关联于所述主机写入命令的所述第三起始逻辑区块地址编号至命令队列的指定当主机命令中携带的第四起始逻辑区块地址编号等于所述分隔起始逻辑区块地址编输出关联于所述主机命令的所述第五起始逻辑区块地址编号至所述命令队列的指定第一逻辑区块地址转换电路，用于侦测是否存在默认数目的连续的主机长写入命令，3转换层的程序代码时依据关联于所述主机写入命令的所述第三起始逻辑区块地址编号驱除法器，用于将所述第二起始逻辑区块地址编号除以一个超页面第二比较器，用于当所述主机写入命令所请求的长度等于第三比较器，用于从所述与门接收到相应于所述第一信号和所述加法器，耦接所述第四比较器，用于将所述第二起始逻辑区输出电路，耦接所述加法器，用于将所述第三起始逻辑区块地址编号至所述命第二逻辑区块地址转换电路，用于当主机命令中携带的第四得所述处理单元在执行所述固件转换层的程序代码时依据关联于所述主机命令的所述第五起始逻辑区块地址编号驱动所述闪存接口以所述加法器，耦接所述比较器，用于将所述第四起始逻辑区4输出电路，耦接所述加法器，用于输出关联于所述主机命令的所述5的地址。地址可指向一个页面(闪存中写入操作的最小数据块)或一个区块(闪存中抹除操使得主机写入命令所指示的第二起始逻辑区块地址编号加上偏移量后能够对齐一个超页信息；以及输出关联于主机写入命令的第三起始逻辑区块地址编号至命令队列的指定位6固件转换层在驱动闪存接口写入数据时花费时间和计算资源来填充并写入不必要的虚假[0010]此处所说明的说明书附图用来提供对本申请的进一步理解，构成本申请的一部[0015]图5为当起始逻辑区块地址(LogicalBlockAddress，LBA)编号不对齐一个超页[0018]图8为依据本发明实施例的为主机读取命令或者主机抹除命令的LBA转换电路的7机等电子产品之中。主机端110与闪存控制器130的主机接口(HostInterface)131可以通用串行总线(UniversalSerialBus，USB)、先进技术附件(AdvancedTechnology储(UniversalFlashStorage，UFS)、嵌入式多媒体卡(EmbeddedMulti-MediaCard，8调度并执行这些命令。闪存控制器130还包含随机存取存储器(RandomAccessMemory，为数据缓冲区，存储从主机端110读取并即将写入闪存模块150的用户数据(也可称为主机136中特定地址的数据转移到主机接口131或闪存接口139中的特定数据闪存模块150中包含控制电路以及存储器数组，存储器数组中的存储单元可在抹除后配置电子信号来协调闪存控制器130与闪存模块150间的数据与命令传递，包含数据线(Data单元153#0、153#4、153#8及153#12，依此类推。每个NAND闪存单元可封装为独立的芯片(die)。闪存接口139可通过接口151发出启动信号CE#0至CE#3中的一个来启动NAND闪存单管理)可对应到512字节(Bytes)的数据。主机端110可通过主机接口131发出一个主机写入9行地将这些LBA的数据写入到一个输出输入通道中的多个NAND闪存单元，或者并行地从一个输出输入通道中的多个NAND闪存单元读取这些LBA的第0个物理块的第0个物理页面形成一个超页面P#0，NAND闪存单元153#0至153#3的所有模块150的存取效能，处理单元134可驱动闪存接口139将LBA#0到LBA#127的数据写入超页存接口139从超页面P#0读取LBA#0到LBA#127的数据，从超页面P#1读取LBA#128到LBA#255[0061]主机端110可通过主机接口131发出主机写入命令给处理单元134，请求写入特定::[0065]为了优化存储的效能，主机端110发出的每个主机写入命令所请求写入的数据的为了写入第四用户文件，主机端110依序发出多个主机写入命令给装置端，分别请求写入数据产生两个超页面的64KB数据。第一个64KB数据依序包含4KB的虚假数据和LBA范围为入闪存模块150中的超页面P#n，并且将第二个64KB数据写入闪存模块150中的超页面P#n+写入闪存模块150中的超页面P#n+2，并且将第二个64KB数据写入闪存模块150中的超页面路(LBAShiftingCircuit)，用于侦测是否存在默认数目的连续的多个主机长写入命令(SuccessiveHostLong-WriteCommands)，并且每个主机长写入命令所指示写入的起始LBA编号不对齐于闪存模块150中的一个超页面的首个物理页面。如果是，则计算偏移量(Offset)，让此主机写入命令所指示写入的起始LBA编号加上偏移量后能够对齐闪存模块LBA编号之后的起始LBA编号在加上偏移量后能够对齐闪存模块150中的一个超页面的首个除命令中携带的起始LBA编号等于分隔LBA编号或者落在分隔LBA编号之后时，将此主机写于让FTL据以驱动闪存接口139以执行机接口131中的寄存器还记录一个LBA位移表610，用于存储分隔LBA编号及偏移量的信息。LBA编号没有对齐一个超页面的首个物理页面，比较器652侦测到此主机写入命令的起始LBA编号小于LBA位移表610中记录的分隔LBA编号，比较器662侦测到此主机写入命令是长[0076]比较器664比较起始LBA编号是否等于前一个主机写入命令的结束LBA编号加1作，比较器664输出信号以将计数器670累加1。如果起始LBA编号不等于前一个主机写入命令的结束LBA编号加1，代表此主机写入命令与前一个主机写入命令不形成连续写入操作，[0091]搭配参考图8所显示的为主机读取命令或者主机抹除命令的LBA转换电路80的实施例，本发明实施例提出一种在主机接口131中执行的主机读取命令或者主机抹除命令的[0104]虽然图8的实施例显示LBA转换电路80为独立于LBA转换电路60的装置，但是所属图6中的每个组件都受到模式信号(ModeSignal)的控制，模式信号指示图6中的每个组件示工作在数据写入模式时，图6中的每个组件都能够被启动来完成如上所述的关联于主机写入命令的操作。当模式信号指示工作在非数据写入模式时，只有图6中部分的相应组件[0105]虽然实施例描述图6和图8所示中的输出电路用于输出原始的或者修改后的起始减少固件转换层在驱动闪存接口139写入数据时花费时间和计算资源来填充并写入不必要时间和计算资源来从闪存模块150读取这些不必要本发明的保护范围当以本申请的权利要求书所界定的范