ALTIUMDESIGNER双面板的绘制

AltiumDesigner双面板绘制教程从原理图设计到生产文件输出的完整实战指南Contents课程目录从零开始掌握AltiumDesigner双面板设计全流程，七大模块递进教学。01概述与准备02原理图设计03PCB基础设置04元件布局策略05双面布线实战06铺铜与优化07输出与生产CHAPTER01概述与准备理解双面板设计原理，搭建专业开发环境PCBDESIGNFUNDAMENTALS双面板设计概述双面板是PCB设计的基础形态，通过顶层和底层两个铜箔层实现电路互连，相比单面板具有布线空间大、设计灵活性高的核心优势。基本定义双面板由顶层和底层两个信号层组成，通过过孔实现层间电气连接。顶层走线、底层走线、过孔连接构成完整电路。基材采用FR-4玻璃纤维板，标准厚度1.6mm，铜箔厚度常见1oz（35μm），兼顾机械强度与电气性能。FR-4核心优势布线空间比单面板增加一倍，可承载更复杂的电路拓扑，适合MCU、电源与模拟混合电路设计。可分别铺设地平面和电源平面，显著降低EMI干扰，提升信号完整性，满足中高速信号传输需求。2×布线空间应用场景消费电子：手机充电器、蓝牙音箱、智能手表等产品的主力PCB方案，成本与性能平衡最优。工业控制：PLC模块、传感器接口板、电机驱动板等高可靠性场景，满足-40℃~85℃宽温工作。消费+工业EDAToolsAltiumDesigner软件介绍AltiumDesigner是集原理图设计、PCB布局布线、仿真验证、生产文件输出于一体的综合性EDA工具，其一体化设计环境和强大的规则检查系统使其成为电子工程师的首选PCB设计平台。AltiumDesigner工作界面01软件定位：专业级PCB设计工具，支持双层到复杂多层板全流程设计，广泛应用于消费电子、汽车电子、工业控制等领域02版本演进：AD15经典稳定，AD19引入64位架构，AD21增加云协作，本教程以AD15为基础讲解核心操作03核心模块：原理图编辑器(Schematic)、PCB编辑器(PCB)、库管理器(Library)、规则检查(DRC)四大功能模块04工作流程：项目创建→原理图绘制→网表导入→PCB布局→布线→DRC检查→生产文件输出，形成闭环设计05工具对比：相比Allegro更适合中小规模设计，相比KiCad商业支持更完善，是学习PCB设计的理想入门工具WORKFLOW项目创建流程项目(Project)是AltiumDesigner的组织核心，所有设计文件必须归属于同一项目才能实现原理图与PCB的同步更新，规范的项目创建和文件管理是保证设计流程顺畅的基础。01创建路径通过File→New→Project→PCBProject创建项目，系统自动生成项目框架，默认命名为Project1.PrjPcb，作为所有设计文件的根容器。PrjPcb02保存规范使用Ctrl+S保存项目文件，建议采用"产品型号+版本号"命名规则，如AudioBoard_v1.0.PrjPcb，便于后续版本追溯与团队协作。v1.003文件结构推荐建立分层文件夹管理体系，划分为Schematic（原理图）、PCB（印制板）、Library（库文件）、Output（输出文件）四个子目录。4子目录04添加文件右键项目名→AddNewtoProject，可选择添加Schematic（原理图）或PCB（印制板）文件，新增文件自动纳入项目统一管理。自动纳入Chapter07·AltiumDesigner工作环境配置合理的工作环境配置是提升PCB设计效率的关键，包括界面布局定制、快捷键设置、库路径管理和系统参数优化，一次配置好后可保存为模板供后续项目复用。界面与视图设置实时高亮：DXP→Preferences→PCB→BoardInsightDisplay，启用Highlight选项，鼠标悬停即可高亮整个网络网格配置：按G键快速切换网格尺寸，布局时用50mil、布线时用10mil，兼顾效率与精度50/10mil库文件管理添加库路径：DXP→Preferences→DataManagement→ComponentSearch，添加本地库文件夹和在线库源常用库推荐：MiscellaneousDevices与Connectors库，覆盖大部分常用元器件80%+覆盖快捷键记忆P+T交互式布线2/3切换2D/3D视图*键切换布线层空格旋转元件4个高频键CHAPTER02原理图设计绘制规范电路图，建立完整的电气连接关系SCHEMATICDESIGN原理图绘制基础原理图是电路设计的逻辑蓝图，规范的绘图习惯包括合理的图纸分区、清晰的信号流向、正确的元件标注，这些直接影响后续PCB设计的质量和效率。01图纸设置：Design→DocumentOptions，设置图纸尺寸（推荐A3或A4）、标题栏内容（项目名、版本、日期、设计者），便于归档管理02元件放置：Place→Component或从Libraries面板拖拽，放置后按Tab键编辑元件属性（Designator位号、Value参数值）03电气连线：Place→Wire（快捷键P+W）绘制导线，确保端点准确对接引脚电气热点，连接成功时会出现圆形吸附标记04网络标签：Place→NetLabel为信号命名，相同名称的标签自动建立电气连接，可减少跨图纸长距离连线，提升可读性规范的电路原理图设计实例ComponentLibrary元件库管理元件库是连接原理图符号与PCB封装的桥梁，一个完整的元件包含原理图符号(Symbol)、PCB封装(Footprint)和3D模型三部分，库文件的准确性直接决定PCB设计的可靠性。库文件获取内置库—MiscellaneousDevices（电阻、电容、二极管）与Connectors（接插件），覆盖80%常用器件在线库—Components面板搜索型号，接入UltraLibrarian、SnapEDA等在线库源厂商库—TI、ADI、NXP等官网提供官方AD库文件，保证符号与封装准确性80%+覆盖率自建元件库创建流程—File→New→Library→SchematicLibrary，绘制符号后在Model区域添加PCB封装链接封装匹配—引脚编号(PinNumber)与焊盘编号(PadNumber)必须一一对应，这是最易出错的关键环节PIN↔PAD库管理规范项目库策略—每个项目建立独立的集成库（.LibPkg），将项目所需元件打包管理，避免跨项目库依赖导致的版本混乱版本控制—对库文件进行版本管理，记录元件修改历史，确保设计可追溯性与团队协作一致性命名规范—采用统一命名规则，包含厂商、型号、封装类型等信息，便于快速检索与识别.LibPkgCHAPTER11电路设计与连接复杂电路设计需要运用层次化设计、总线简化、电源符号规范等高级技巧，良好的电路组织结构不仅提升图纸可读性，更能为后续PCB布局提供清晰的功能分区依据。层次化设计使用SheetSymbol和SheetEntry实现多图纸层次结构，每个功能模块独立成图，通过Port端口实现跨图连接MCU·电源·接口总线应用Place→Bus绘制总线，配合BusEntry连接单个信号，适用于地址、数据总线及SPI/I2C等成组信号SPI/I2C/BUS电源符号Place→PowerPort添加VCC、GND等电源标识，系统自动建立同名网络电气连接，无需手动连线VCC/GND/+5V电路分区按功能模块分区绘制，在图纸上标注模块边界，便于PCB布局时对应放置元器件数字·模拟·接口DesignVerification原理图编译与检查原理图编译是设计验证的关键环节，通过系统化的规则检查可以发现悬空引脚、位号冲突、网络错误等问题，确保电气连接完整无误，为PCB导入奠定可靠基础。编译流程01执行编译：Project→CompilePCBProject，系统自动检查电气规则，结果显示在Messages面板02错误分级：Error（必须修复）、Warning（需判断）、Fatal（严重错误，如元件缺失封装）Compile常见问题排查01位号重复：Tools→AnnotateSchematics自动分配位号，避免手动编号导致重复02网络标签错误：检查拼写一致性，建议全部使用大写或小写统一格式03悬空引脚：未连接输入引脚需放置NoERC标记或连接上拉/下拉电阻DebugERC报告01生成报告：Reports→ElectricalRulesCheck，输出详细的ERC检查报告，作为设计评审的依据文件02报告解读：关注Error和Fatal级别的错误，Warning级别需根据实际电路判断是否需要修复03归档管理：将ERC报告与原理图版本关联保存，便于追溯设计变更历史ERCReportCHAPTER03PCB基础设置定义板框结构，配置层栈与设计规则WORKFLOWPCB文件创建与网表导入PCB文件创建和网表导入是原理图向物理设计转化的关键节点，通过DesignUpdate命令实现双向同步，ECO机制保证了设计变更的可追溯性。PCB电路板设计工作场景01创建文件：右键项目→AddNewtoProject→PCB，生成空白PCB文件，建议命名为"项目名_PCB.PcbDoc"AddNewtoProject02导入网表：原理图界面→Design→UpdatePCBDocument，系统生成ECO(EngineeringChangeOrder)工程变更指令ECO03验证执行：先点击ValidateChanges检查封装匹配、引脚对应等问题，全部通过后点击ExecuteChanges执行导入Validate→Execute04同步更新：后续原理图修改后，重复执行Update命令即可增量更新PCB，无需重新导入全部元件，保留已有布局布线UpdateBoardOutline板框定义方法板框是PCB的物理边界约束，正确定义板框形状和尺寸是PCB设计的第一步，它不仅决定了元件的可用布局空间，还直接影响后续的阻抗计算和生产工艺适配。标准板框绘制图层选择：切换到Keep-OutLayer（禁止布线层），该层专门用于定义板框和禁止布线区域绘制方法：Place→Line绘制封闭多边形，双击线段可精确设置起点终点坐标和长度0.01mm异形板框处理DXF导入：File→Import导入机械工程师提供的DXF外形文件，转换到Keep-OutLayer作为板框基准圆弧板框：使用Place→Arc绘制圆角或弧形边缘，配合Place→Line实现圆角矩形等常见异形DXF板框参数尺寸标注：使用Place→Dimension标注板框关键尺寸，便于与结构工程师确认安装孔位和接口位置精度控制：板框尺寸精度直接影响拼板利用率，建议设置网格捕捉为0.025mm或更小以确保边缘对齐工艺边距：预留V-cut或邮票孔位置时需额外增加2-3mm工艺边，避免切割损伤元件焊盘DimensionLayerStackManager层栈管理器配置层栈结构是PCB的骨架，双面板的层栈配置包括信号层启用、介质参数设置和阻抗计算基础，合理的层栈设计是实现信号完整性和EMC性能的前提条件。访问路径：Design→LayerStackManager，打开层栈管理器，可查看所有层的类型、厚度和材料属性LayerStack双面板配置：确认TopLayer和BottomLayer已启用，中间为Core介质层，标准厚度1.6mm1.6mm介质参数：Core层材料FR-4，Dk≈4.2-4.5@1GHz，Df≈0.02，影响高速信号阻抗计算FR-4铜箔设置：默认1oz(35μm)，大电流应用可选2oz(70μm)，铜厚影响载流能力和线宽计算1oz/35μm阻抗控制：USB、DDR等高速信号需使用SI9000或AD内置阻抗计算器，根据层栈参数计算受控阻抗线宽SI9000DESIGNRULES·PCB设计规则详解设计规则是PCB设计的约束框架，涵盖间距、线宽、过孔、钻孔等多维度参数，规则设置必须兼顾电气性能要求和PCB厂家的生产工艺能力，过于激进的设计会导致良率下降或无法生产。间距规则ClearanceSignal-Signal：8mil(0.2mm)，满足FR-4板材最小蚀刻能力6/6mil，留2mil安全余量Signal-Power：12mil(0.3mm)，防止信号线受电源开关噪声耦合，实测可降低3dB传导干扰Power-GND：10mil(0.25mm)，保证电源与地平面间足够爬电距离，满足IEC浪涌测试要求8–12mil线宽规则Width默认信号线：8–10mil(0.2–0.25mm)，适用于普通数字信号和低速模拟信号电源线VCC：15–30mil(0.38–0.76mm)，按载流量计算：0.5A需15mil，2A需30mil地线GND：优先使用铺铜，局部走线不低于20mil(0.5mm)，保证低阻抗回流路径8–30mil钻孔规则HoleSize机械钻孔：最小直径12mil(0.3mm)，低于此值多数工厂需加收费用或无法加工孔环AnnularRing：最小6mil(0.15mm)，保证PTH镀通孔在热应力下的机械可靠性≥12milChapter04元件布局策略功能分区规划，优化信号路径与热管理COMPONENTPLACEMENT元件导入与初步放置元件放置是布局的起点，遵循"先核心后外围、先固定后灵活、先大后小"的原则进行初步排列，合理利用Room功能按功能模块分组，为后续精细化布局奠定基础。01Room分组—原理图按模块分页时，AD自动生成Room约束，导入PCB后元件按模块分组显示，便于识别功能区域。Room02放置顺序—核心芯片(MCU/DSP)→电源模块(LDO/DC-DC)→晶振时钟→接口连接器→外围被动元件(阻容)。MCU→LDO→CLK03方向统一—同类元件(如0805电阻、0603电容)保持统一方向，贴片机贴装效率更高，手工焊接也便于检查极性。0805/060304间距预留—芯片间预留3-5mm间距用于走线通道，BGA封装周围预留足够扇出空间，避免布线瓶颈。3–5mmSMT贴片元件在电路板上的整齐排列PCBLayoutStrategy模块化布局策略模块化布局将复杂电路分解为功能独立的子模块，通过"功能分区+信号流向"的组织方式实现有序布局，是双面板设计成功的关键。电源模块区稳压器（LDO/DC-DC）靠近电源输入接口放置，输入输出滤波电容紧邻芯片引脚，走线长度控制在2mm以内大电流路径尽量短且粗，避免过孔换层，必要时使用多过孔并联降低阻抗和热阻功率器件下方铺设大面积铜箔散热，热过孔阵列连接底层散热焊盘，确保温升控制在允许范围内关键指标：走线≤2mm数字核心模块MCU放置在板卡中心区域，便于向四周辐射连接各功能模块，晶振紧邻MCU时钟引脚（距离<5mm）去耦电容（100nF）每对VCC-GND引脚配置一个，紧贴芯片放置，形成最短的电源退耦回路高速信号线长度匹配处理，差分对保持等长平行，时钟线远离敏感模拟区域，避免串扰关键指标：MCU中心辐射模拟信号模块模拟输入电路远离数字区域和开关电源，建议保持8mm以上隔离距离，使用GuardRing保护环包围敏感走线ADC参考电压源单独供电，使用独立的LDO或LC滤波，避免数字电源噪声影响采样精度模拟地单点接数字地，信号走线尽量短且避开高速数字线，敏感节点采用屏蔽过孔围栏防护关键指标：隔离≥8mmPowerDistributionNetwork电源分配网络规划电源分配网络(PDN)是电路的"血液循环系统"，合理的电源树结构和去耦电容配置可以保证每个芯片获得低噪声、低阻抗的供电，是电路稳定运行的根本保障。电源树结构输入电源→主稳压器→子模块稳压器→芯片供电，形成层级分明的树状分配网络，各级配置对应滤波树状拓扑去耦电容配置大电容(10-100μF)靠近电源入口储能，小电容(100nF)紧贴芯片VCC-GND引脚用于高频退耦100nF退耦电源路径优化主供电走线短且粗，避免直角转弯和过孔换层，大电流路径使用多过孔并联降低阻抗低阻抗路径地平面策略底层整体铺地铜，模拟地与数字地在Mechanical层标注分区，在ADC芯片下方单点连接单点接地PCBLAYOUTOPTIMIZATION布局优化与检查布局优化是设计质量的关键把控环节，通过系统化的检查清单验证间距合规性、散热充分性、可制造性和可维修性，确保布局方案在进入布线阶段前达到最优状态。间距与可制造性元件间距：相邻元件边缘间距≥0.3mm(12mil)，BGA周围≥1mm，满足SMT贴装和手工维修空间要求板边距离：元件距板边≥0.5mm，避免分板时损伤元件；接插件需预留操作空间≥0.3mm热管理设计散热过孔：功率器件底部阵列布置0.3mm散热过孔，间距1mm，将热量传导到底层铜皮散热热敏感器件：晶振、温度传感器远离发热源(LDO、功率MOS)，避免温度漂移QFP/QFN丝印与标识位号方向：所有元件位号(Designator)保持统一阅读方向，极性元件(二极管、电解电容)添加额外标识符号DesignatorCHAPTER05双面布线实战掌握交互布线技巧，实现高质量电气互连DESIGNRULES布线规则配置布线规则是自动检查和约束布线行为的框架，通过Width、ViaStyle、Topology等规则的组合配置，确保每条走线都满足电气性能和生产工艺要求，实现"边布线边检查"的高效设计模式。线宽规则WidthDEFAULT8–10mil，适用于GPIO、UART、SPI等低速数字信号POWER15–30mil，MCU_VCC用15mil(0.5A)，功放电源30mil(2A)ANALOG8mil，避免过宽导致分布电容增大，保持与数字信号间距隔离8–30mil过孔规则ViaStyleSTANDARD孔径12mil/焊盘24mil，平衡可靠性和布线密度，适用大多数信号THERMAL孔径12mil/焊盘16mil，阵列排布用于功率器件散热，不承载信号12/24mil布线拓扑TopologySHORTEST系统自动选择最短路径布线，适合普通信号连接DAISYCHAIN菊花链拓扑适合多个负载的总线结构ShortestALTIUMDESIGNER·ROUTING交互式布线技巧交互式布线是PCB设计的核心技能，通过P+T快捷键启动，配合Tab切换线宽、*键切换层等操作实现高效布线，遵循'先关键后普通、避免直角、层间正交'的原则可显著提升布线质量。01启动布线：Place→InteractiveRouting（快捷键P+T），点击起始焊盘开始走线，移动鼠标引导路径，点击目标焊盘完成连接P+T02实时调整：布线中按Tab键打开属性面板修改线宽和过孔尺寸，按数字键1/2切换走线拐角模式（45°/圆弧）Tab03层间切换：按小键盘*键自动添加过孔并切换到另一层，适合双面板Top/Bottom层互连，系统自动检查间距规则*04走线角度：严格使用45°或圆弧走线，避免90°直角（产生EMI辐射和阻抗不连续），避免锐角（蚀刻时易形成酸角）45°05层间正交：顶层走线以水平方向为主，底层以垂直方向为主，减少层间平行走线的容性耦合干扰正交PCB电路板精细走线与过孔细节VIACONFIGURATION过孔设置与层切换策略过孔是双面板层间互连的桥梁，合理使用过孔可以实现灵活的双层布线，但过多过孔会增加寄生电感和阻抗不连续，需要在布线灵活性和信号完整性之间取得平衡。VIATYPES通孔(Through)贯穿Top到Bottom所有层，双面板唯一使用类型，成本低，所有PCB厂家均支持盲孔/埋孔仅用于多层板HDI设计，双面板不需要，成本是通孔的5–10倍USAGEPRINCIPLES01数量控制：信号线尽量减少换层次数，每次换层引入约0.5nH寄生电感，高速信号尤其敏感02电源地过孔：电源和地网络可多放过孔降低阻抗，推荐每10mm放置一个地过孔，形成低阻抗回流路径03间距要求：相邻过孔中心距≥0.5mm(20mil)，避免过密导致板厂加工困难或板材强度下降SPECIALViainPad：BGA封装需要在焊盘上打孔时，必须选择"树脂塞孔+电镀盖帽"工艺，否则焊锡流入过孔导致虚焊HIGHSPEEDROUTING高速信号布线要点高速信号布线是PCB设计的高阶技能，核心要求包括差分对等长等距、单端信号阻抗控制、完整的参考平面和严格的等长匹配，共同保证信号完整性。差分对设置Design→Rules→HighSpeed→DifferentialPairs，定义差分对，设置间距和线宽USB_D+/D-等长匹配时钟与数据信号启用LengthTuning约束，使用蛇形走线补偿长度差公差±50mil阻抗控制根据层栈参数使用阻抗计算器确定线宽和间距，确保阻抗匹配50Ω/100Ω参考平面高速信号必须有完整的地平面作为参考，避免走线跨越分割区EMI防控串扰抑制高速信号间保持3W原则，敏感信号远离电源和数字总线等干扰源3W原则Chapter06铺铜与优化完善地平面设计，执行设计规则检查POLYGONPOUR·PCBDESIGN铺铜技术详解铺铜是提升双面板地平面完整性的核心手段，通过在空白区域铺设接地铜箔，可以显著降低地阻抗、增强EMI屏蔽效果、改善散热性能，是双面板设计的标准收尾工序。铺铜操作创建铺铜：Place→PolygonPour，绘制覆盖整个板框的多边形，属性中设置ConnecttoNet为GND铺铜模式：Solid（实心）适合地平面，电气性能最优；Hatched（网格）适合大面积电源，散热均匀且减少翘曲GND参数配置间距设置：PourOverSameNet选择"PourOverAllSameNetObjects"，让铺铜与同网络走线融合避让规则：Clearance设置铺铜与其他网络的间距（通常10mil），系统自动避让非GND的焊盘和走线10mil更新与管理重新铺铜：修改走线后右键铺铜区域→PolygonActions→RepourAll，系统自动更新避让区域死铜处理：勾选"RemoveDeadCopper"选项，自动删除未连接到GND网络的孤立铜皮，避免天线效应RepourPCBLayout·GroundPlane地平面处理策略地平面设计是混合信号电路EMC性能的关键，双面板推荐采用"统一地平面+功能分区"策略，通过合理的布局隔离模拟和数字区域，避免地平面分割导致的回流路径不连续问题。分区策略在Mechanical层绘制AGND/DGND分区线，物理上不分割铺铜，保持完整地平面以提供低阻抗回流路径。分区线仅作为布局参考，不影响实际电气连接。NoSplit单点连接如必须分割地平面，AGND和DGND仅在ADC/DAC芯片的GND引脚处单点连接，避免形成地环路。连接点应靠近混合信号器件，减少共模干扰。×1Point回流路径确保每个信号下方有连续地平面，信号换层时在信号过孔旁放置地过孔，提供层间回流通道。回流过孔与信号过孔距离应小于3mm。ViaPair敏感区域模拟输入电路周围3mm内禁止数字信号走线，使用GuardRing保护环连接AGND包围敏感信号。保护环宽度建议0.3-0.5mm，有效抑制噪声耦合。3mmSilkscreen&Annotation丝印与标注调整丝印层是PCB的'用户界面'，清晰的元件标识、极性标记和生产信息不仅便于组装调试和售后维修，也是专业设计的体现。焊盘避让确保丝印线不压在焊盘或过孔上，否则影响焊接质量。AD会自动修剪，但需人工复核关键位置。PADCLEARANCE方向统一所有位号保持从左到右、从下到上的阅读方向，便于组装时快速识别元件位置与编号。DESIGNATOR极性标记电解电容、二极管、芯片Pin1位置添加额外标识符号，防止组装时极性反接导致损坏。POLARITY接口标注连接器旁标注引脚定义（如USB:V/D-/D+/GND），便于调试和维修时快速定位信号。PINDEFINE版本标识通过Place→String添加项目名称、版本号与日期，放置在板边显眼但不影响安装的位置。REVISION生产标记添加公司Logo、生产批次号和RoHS标识，满足工厂制造与质量追溯的要求。MANUFACTUREQualityAssuranceDRC检查与优化DRC(设计规则检查)是PCB设计的质量保障机制，通过自动化的规则验证发现间距违规、短路、未连接网络等问题，所有Error级别的违规必须修复后才能输出生产文件，是设计交付前的最后一道防线。01执行检查Tools→DesignRuleCheck，勾选需要检查的规则类型（间距、线宽、过孔、钻孔等），点击RunDRC生成报告RunDRC02常见错误ClearanceViolation（间距不足）需调整走线位置；ShortCircuit（短路）需检查铺铜与信号线的避让；UnroutedNet（未连接）需补全遗漏走线Clearance03错误定位双击DRC报告中的错误条目，系统自动跳转到违规位置并高亮显示，便于快速定位和修复JumpLocate04迭代优化修复错误后重新运行DRC，直至所有Error清零；Warning级别的问题（如悬空焊盘）需逐一评估是否需要处理Error清零CHAPTER07输出与生产生成生产文件，完成设计到制造的交付FABRICATIONOUTPUTSGerber文件输出Gerber文件是PCB生产的'图纸'，采用RS-274X格式描述每一层的铜箔图形、丝印和阻焊信息，正确生成和验证Gerber文件是确保PCB按设计意图生产的关键步骤。生成设置输出路径：File→FabricationOutputs→GerberFiles，选择输出目录，建议新建Output文件夹统一管理。格式选择：Format选RS-274X（扩展Gerber），Units根据板厂要求选择Inches(2:5)或Millimeters(4:4)。RS-274X层选择必选层：Top/BottomLayer（信号层）、Top/BottomOverlay（丝印层）、Top/BottomSolder（阻焊层）、Keep-OutLayer（板框）。可选层：DrillDrawing（钻孔图）、DrillGuide（钻孔引导），部分板厂要求提供用于核对钻孔位置。RequiredLayers文件验证Gerber查看器：使用CAMtastic（AD内