CN117742662B 真随机数发生器、集成电路及控制方法、芯片及电子器件 （成都海光微电子技术有限公司）

WO2022027325A1,2022.02出信号调整第二振荡器的相位和/或振荡频率。本申请可以通过熵值分析模块来调整第二振荡2采样模块，所述采样模块的数据输入端与所述第一振荡器的信号输荡器的输出信号对所述第一振荡器的输出信号进行采熵值分析模块，所述熵值分析模块的输入端分别与所述采第二振荡器的输出信号和所述采样模块的输出信号调整所述第二振荡器的相位和/或振荡根据所述基准时钟源对所述第一振荡器的输所述第二计数器分别与所述基准时钟源以及所述第二振荡器的信号输所述第一判断电路的输入端分别与所述第一计数器和所述第二计数器的输出端连接，计数器和所述第二计数器的计数值调整所述第二振荡器第一延迟单元，所述第一延迟单元的输入端与所述熵值分析模块的第一输出端连接，所述第一延迟单元响应于所述第一输出端的输出信号的不同产生所述第一振荡器的输入端与所述使能信号接收端连接，且所述第二所述第二延迟单元的输入端与所述熵值分析模块的第二输出端连接，所述第三计数器分别与所述第二振荡器的信号输出端、所述采样模所述第二判断电路的输入端与所述第三计数器的输出端连接，所述第3采样模块，所述采样模块的数据输入端与所述第一振荡器的信号输荡器的输出信号对所述第一振荡器的输出信号进行采所述熵值分析模块的输入端通过第一多路选通器分别与每一所述真随机数发生器的所述熵值分析模块的输入端还通过第二多路选通器分别与每一所述真随机数发生器所述熵值分析模块的输入端还通过第三多路选通器分别与每一所述真随机数发生器所述熵值分析模块的输出端通过第四多路选通器分别与每一所述真随机数发生器的所述熵值分析模块用于根据任意一个所述真随机数发生器的所述第一振荡器的输出所述熵值分析模块的第一输出端通过所述第四多路选通器分别与每一所述真随机数所述第一延迟单元响应于所述第一输出端的输出信号的不同产生真随机数发生器还包括第二延迟单元和使能所述第一振荡器的输入端与所述使能信号接收端连接，且所述第二所述熵值分析模块的第二输出端通过第五多路选通器分别每一所述真随机数发生器所述第二延迟单元响应于所述第二输出端的输出信号的不同产生所述第一计数器与预设的基准时钟源连接，并通过第二多路选通器分所述第二计数器与所述基准时钟源连接，并通过所述第三多路选所述第一判断电路的输入端分别与所述第一计数器和所述第二计数器的输出端连接，所述第一判断电路的输出端通过所述第四多路选通器分别与每一所述真随机数发生器的4所述第三计数器通过所述第三多路选通器分别与每一所述真随机数发生器的所述第所述第二判断电路的输入端与所述第三计数器的输出端连接，所述第出端通过所述第五多路选通器分别每一所述真随机数发生器的所述第二延迟单元的输入端连接，所述第二判断电路用于根据所述第三计数器的计数值和预设的信号跳变周期阈所述熵值分析模块响应于所述第二振荡器的输出信号的上升沿和所述第一振荡器的所述熵值分析模块响应于所述第二振荡器的输出信号的上升沿和所述第一振荡器的器和所述第四多路选通器将所述熵值分析模块与所述多个真随机数发生器中与该导通控所述熵值分析模块响应于该真随机数发生器的所述第二振荡器的输出信号的上升沿所述熵值分析模块响应于该真随机数发生器的所述第二振荡器的输出信号的上升沿5[0002]常见的真随机数发生器通常采用两个自由振荡的环形振荡器ring1和ring2以及发器采样高频时钟fh的抖动，使输出的序列QOUT具有不确定性，即得到有一定随机性的序场景中要求输出序列的熵值需要达到设定的目标熵值振荡器的信号输出端连接，所述采样模块的时钟端与所述第二振荡器的信号输出端连接，所述采样模块用于根据所述第二振荡器的输出信号对所述第一振荡器的输出信号进行采输出端与所述第二振荡器连接，所述熵值分析模块用于根据所述第一振荡器的输出信号、所述第二振荡器的输出信号和所述采样模块的输出信号调整所述第二振荡器的相位和/或的输出信号和采样模块的输出信号调整所述第二振荡器的相位和/或振荡频率，这就可以6器的信号周期(由于信号周期与振荡频率互为于根据所述第一计数器和所述第二计数器的计数值调整所述第二振荡的输出信号产生的上升沿或下降沿数量(该数量体现出的是第一振荡器的输出信号的频器的输出信号产生的上升沿或下降沿数量(路可以判断出第二振荡器的输出信号的上升沿是否和第一振荡器的输出信号的上升沿或振荡器的输出信号对所述采样模块的输出信号中出现信号跳变时经历的周期数进行计数；7跳变时经历的周期数。而真随机数发生器输序列)的熵值与采样模块的输出信号中出现信号跳变时经历的周期数是相关的，采样模块的输出信号的抖动分布的中心位置进行调整，从而使得输出序列的熵值能够达到目标熵所述第二振荡器的输出信号对所述第一振荡器的输出信号进行采[0017]所述熵值分析模块的输入端通过第一多路选通器分别与每一所述真随机数发生的输入端还通过第三多路选通器分别与每一所述真随机数发生器的所述第二振荡器的信整该真随机数发生器的所述第二振荡器的相荡器的输出信号和采样模块的输出信号调整第二振荡器的相位和/或振荡频率，这就可以块的第二输出端通过第五多路选通器分别每一所述真随机数发生器的所述第二延迟单元8所述第一计数器和所述第二计数器的计数值调整所述第二振荡器通过所述第三多路选通器分别与每一所述真随机数发生器的所述第二振荡器的信号输出[0024]本申请实施例还提供了一种控制方法，应用于前述任一分析模块响应于所述第二振荡器的输出信号的上升沿和所述第一振荡器的输出信号的上序列(即采样模块的输出信号构成的序列)的熵值与采样模块的输出信号中出现信号跳变输出信号的采样中心被慢慢地向第一振荡器的输出信号的抖动分布的中心位置进行调整9选通器和所述第四多路选通器将所述熵值分析模块与所述多个真随机数发生器中与该导述第二振荡器的输出信号的上升沿和该真随机数发生器的所述第一振荡器的输出信号的分析模块响应于该真随机数发生器的所述第二振荡器的输出信号的上升沿和该真随机数送器中第二振荡器的振荡频率和相位调整到使得真随机数发送器的输出序列的熵值能够[0036]图6为本申请实施例提供的一种设置第二延迟单元的真随机数发生器的结构示意[0039]图9为本申请实施例提供的一种应用于本申请提供的真随机数发生器中的控制方[0040]图10为本申请实施例提供的一种多个真随机数复用的熵值分析模块的集成电路[0041]图11为本申请实施例提供的一种每个真随机数内设置第一延迟单元时的结构示[0042]图12为本申请实施例提供的一种每个真随机数内设置第二延迟单元时的结构示[0044]图14为本申请实施例提供的一种应用于本申请提供的集成电路中的控制方法的s的采样点在高频时钟抖动分布的可以选择振荡频率远大于第二振荡器的振荡频率的振荡器来作为的输出信号的上升沿和第一振荡器的输出信号的上升沿或下上升沿和第一振荡器的输出信号的上升沿或下的周期数(即采样模块输出的输出信号发生0/1出信号的上升沿)向第一振荡器的抖动分布的中心位置靠拢，使得采样模块的输出信号构别为第二振荡器中位于该第一延迟单元前的延迟单元，以及熵值分析模块的第一输出端。那么熵值分析模块的第一输出端的输出值的改变，将改变输入至第一延迟单元的电流大入到信号输出的延迟时间，即可以调整第二振[0074]这样，由于第二振荡器的输入端是通过第二延迟单元与使延迟单元的延迟就可以调整第二振荡器的输出信号相对于第一振荡器的[0080]其中，第一计数器分别与预设的基准时钟源以及第一振号产生的上升沿或下降沿数量(该数量体现出的的输出信号产生的上升沿或下降沿数量(该数量体现出的是第二振荡器的输出信号的频[0085]可以理解，当第二振荡器的输出信号的连续2个上升沿和第一振荡器的输出信号荡器的振荡频率与第二振荡器的振荡频率之商应当为0.5的偶数倍；当第二振荡器的输出信号的连续2个上升沿中，第1个上升沿和第一振荡器的输出信号的上升沿对齐且第2个上数值与第二计数器的计数值的商是否为0.5的整数倍，可以确定出第二振荡器的输出信号据第二振荡器的输出信号对采样模块的输出信号中出现信号跳变时经历的周期数进行计二延迟单元连接，第二判断电路用于根据第三计数器的计数值和预设的信号跳变周期阈1，并在采样模块的输出信号和前一次第三计数器接收到的采样模块的输出信号不一致时2中的第一振荡器输出的输出信号，fs_adj1为真随机数发生器1中的第二振荡器输出的输出[0109]熵值分析模块的输入端通过第一多路选通器分别与每一真随机数发生器的采样[0110]熵值分析模块的输入端还通过第二多路选通器分别与每一真随机数发生器的第[0111]熵值分析模块的输入端还通过第三多路选通器分别与每一真随机数发生器的第[0112]熵值分析模块的输出端通过第四多路选通器分别与每一真随机数发生器的第二振荡器的输出信号和采样模块的输出信号调整该真随机数发生器的第二振荡器的相位和/的控制端可以与集成电路的控制模块(例如可以为但不限于处理器核心、协处理器等)连多路选通器的选通，使得同一时间熵值分析模块[0116]熵值分析模块的第一输出端通过第四多路选通器分别与每一真随机数发生器的和第四多路选通器将熵值分析模块与多个真随机数发生器中与该导通控制信号对应的真第二多路选通器将熵值分析模块的输入端与同一个真随机数发生器的第一振荡器的信号[0132]S1402：熵值分析模块响应于该真随机数发生器的第二振荡器的输出信号的上升[0134]S1403：熵值分析模块响应于该真随机数发生器的第二振荡器的输出信号的上升样模块的输出信号和前一次第三计数器接收到的采样输入端与真随机数发生器1的采样模块的信号输出端连接，使第二多路选通器将熵值分析模块的输入端与真随机数发生器1的第一振荡器的信号输出端连接，使第三多路选通器将熵值分析模块的输入端与真随机数发生器1的第二振荡器的信号输出端连接，使第四多路选通器将熵值分析模块的输出端与真随机数发生器1的第一延迟单元连接，使第五多路选通器将熵值分析模块的输出端与真随机数发生器1的第二延迟单号给真随机数发生器1的第二延迟单元，从而调整真随机数发生器1的第二振荡器的相位。然后重复上述判断是否需要调整真随机数发生器1的第二振荡器的振荡频率以及调整相位输入端与真随机数发生器2的采样模块的信号输出端连接，使第二多路选通器将熵值分析模块的输入端与真随机数发生器2的第一振荡器的信号输出端连接，使第三多路选通器将熵值分析模块的输入端与真随机数发生器2的第二振荡器的信号输出端连接，使第四多路选通器将熵值分析模块的输出端与真随机数发生器2的第一延迟单元连接，使第五多路选通器将熵值分析模块的输出端与真随机数发生器2的第二延迟单号给真随机数发生器2的第二延迟单元，从而调整真随机数发生器2的第二振荡器的相位。然后重复上述判断是否需要调整真随机数发生器2的第二振荡器的振荡频率以及调整相位[0147]本申请实施例中提供的芯片可以是仅封装有随机数序列发生器的随机数发生芯片，或者，也可以是CPU(CentralProcessingUnit，中央处理器)芯片、