CN119403192A 半导体装置及其操作方法 （力晶积成电子制造股份有限公司）

半导体装置包括设置在基底上的第一元件及第中的深阱区、分别在深阱区中的主体区和漂移区、分别在主体区及漂移区中的源极区和漏极上的栅极结构以及设置在漂移区上方且自栅极层及第二栅极介电层上的第一沟道图案及第二沟道图案以及分别设置在第一沟道图案及第二沟道图案上的第一顶部金属层及第二顶部金属层。第一元件的场板连接至第二元件的输出电23.如权利要求2所述的半导体装置，其中所述介电层覆盖所述栅极结构的位于所述漂4.如权利要求1所述的半导体装置，其中所述第一沟道图案及所述第二沟道图案包括5.如权利要求1所述的半导体装置，其中所述第一元件为横向扩散金属氧化物半导体7.如权利要求1所述的半导体装置，其中所述半导体装置包括在前段制作工艺中形成其中所述第一元件的所述漏极区连接至第一工作电压所述第二元件的所述第一沟道图案连接至第二工作电压，所述第二9.如权利要求8所述的操作方法，其中使所述第一元件自所述关闭状态切换置所述开对所述第二元件的所述底部金属层施加第三接地电压，使得所述第二元件向所述第一3对所述第二元件的所述底部金属层施加阈值电压，使得所4高压的横向扩散金属氧化物半导体(LDMOS)因在操作时具有高击穿电压(breakdown[0003]为了避免击穿(punchthrough)现象或严重的热载流子注入(hotcarrier态/阶段(例如开启状态/切换阶段/关闭状态)下能够通过第二元件而有不同的电位(即施5件的各个状态/阶段(例如开启状态/切换阶段/关闭状态)下能够通过第二元件而有不同的67使半导体装置处于开启状态的操作方法的示意图。图3是依照本发明一实施例的使半导体[0056]基底100可包括半导体基底或半导体上覆绝缘体(semiconductoroninsulator，导体可包括SiC、III_V族半导体材料或II_VI族半导体材料。III_V族半导体材料可包括[0057]深阱区HVPW自基底100的表面延伸至基底100中。深阱区HVPW可具有与基底100相[0058]漂移区101和主体区102分别在深阱区HVPW中。漂移区101可具有与深阱区HVPW相如第一导电型(例如P型)。漂移区101和主体区102可自基底100的表面延伸至深阱区HVPW[0060]源极区设置在主体区102中且可包括第一掺杂区104和第二掺杂区105。第一掺杂有与主体区102和第一掺杂区104相异的导电型，例如第二导电型(例如N型)。第一掺杂区104和第二掺杂区105可分别自基底100的表面延伸至主体区102中。第二掺杂区105可较第[0061]栅极结构GS设置在基底100的表面上且位于漂移区101和主体区102上。栅极结构GS可包括栅电极GE以及形成于基底100上且位于栅电极GE与基底100之间的栅极介电层GD。8区101上方的侧壁并延伸至栅极结构GS的顶表面上。举例来说，栅极结构GS在垂直于基底100的方向上可包括与漂移区101重叠的第一部分以及与主体区102重叠的第二部分。介电层110可覆盖栅极结构GS的位于漂移区101上方的侧壁并延伸至栅极结构GS的第一部分的组合或其合金。第一栅极介电层GD1及第二栅极介电层GD2可在水平于基底100的方向上彼此间隔开来。第一栅极介电层GD1及第二栅极介电层GD2可包括如氮化物(例如Si3N4)等材[0065]第一沟道图案CH1及第二沟道图案CH2分别设置在第一栅极介电层GD1及第二栅极[0066]第一沟道图案CH1可连接至第二工作电压VDD，而第二沟道图案CH2可连接至第二[0067]第一顶部金属层TM1及第二顶部金属层TM2分别设置在第一沟道图案CH1及第二沟[0068]在本实施例中，第一元件10的场板FP连接至第二元件20的输出电压Vout(输出电个状态/阶段(例如开启状态/切换阶段/关闭状态)下能够通过第二元件20而有不同的电位上述的半导体装置；以及使第一元件10在开启状态(on_state)和关闭状态(off_state)之920的第一沟道图案CH1连接至第二工作电压VDD，第二元件20的第二沟道图案CH2连接至第20的第一沟道图案CH1连接至第二工作电压VDD，第二元件20的第二沟道图案CH2连接至第件20在BEOL层BEOL中。如此一来，上述半导体装置在制作工艺上可具有较低的热预算(thermalbudge)以及较低的制作工艺复杂度，并且易于整合至硅基互补金属氧化物半导件的各个状态/阶段(例