CN119403222A 晶体管的制造方法、显示装置和显示装置的制造方法 （三星显示有限公司）

包括其上形成有突出部的上表面的初步多晶硅牺牲层的上部分中提供氩(Ar)离子以掺杂牺牲2在所述牺牲层的上部分中提供氩离子以掺杂所述牺牲层和所的范围内。在离子注入设备中用在5keV至80keV的范围内的加速电压和在1.0E15至1.0E20的范围所述栅极隔着设置在所述栅极与所述半导体图案之间的所述栅极绝缘层设置在所述所述半导体图案的与所述栅极绝缘层相邻的至少部分包含3去除所述牺牲层并且降低所述初步多晶硅层的表面粗糙度以形18.根据权利要求17所述的显示装置的制造方法，其中，所述牺牲层的平均厚度在至的范围内。在离子注入设备中用在5keV至80keV的范围内的加速电压和在1.0E15至1.0E20的范围4[0002]本申请要求于2023年7月26日提交到韩国知识产权局的第10_2023_0097174号韩使非晶硅(a_Si)结晶化来形成，并且为了使由多晶硅层形成的晶体管表现出优异的性能，[0006]应理解，本背景技术部分在某种程度上旨在提供用于理解技术而言有用的背5个绝缘层的电路层、以及设置在电路层上并且包括电连接到晶体管的发光元件的显示层，[0027]在实施例中，掺杂牺牲层可包括在离子注入设备中用在约5keV至约80keV的范围67值并且意味着在如本领域普通技术人员确定的特定值的可接受偏差范围内。例如，“约[0058]图1是根据实施例的显示装置ELD的示意性透视图；图2是根据实施例的显示装置示装置ELD在不背离本公开的情况下不限于其[0061]在图1和下面的附图中示出了第一方向轴DR1至第三方向轴DR3，并且由说明书中描述的第一方向轴DR1、第二方向轴DR2和第三方向轴DR3指示的方向为相对概念并且可转方向轴DR1和第二方向轴DR2限定的平面的[0062]显示装置ELD的厚度方向可为与作为相对于由第一方向轴DR1和第二方向轴DR2限[0064]根据实施例的显示装置ELD可通过有源区AA_ED显示图像IM。有源区AA_ED可包括方向DR2限定的平面的至少一侧弯曲的弯折表面。其上显示图像IM的表面可对应于显示装8源区AA_ED的形状可实质上由外围区NAA_ED限定。然而，这仅为所示的示例，并且外围区[0066]显示装置ELD可具有在平面视图中具有在第一方向DR1上延伸的短边和在与第一板DP和设置在显示面板DP上的输入传感器ISP。实施例的显示模块DM还可包括设置在输入传感器ISP上的光学层AF。根据实施例的显示面板DP可包括通过根据实施例的晶体管的制[0069]实施例的显示装置ELD可包括设置在显示模块DM的上部分中的窗模块WM。显示装[0070]在根据实施例的显示模块DM中可限定有源区AA和外围区NAA。有源区AA可为响应[0072]根据实施例的显示模块DM可包括设置在有源区AA的至少一侧上的外围区NAA，并电路、驱动线或类似物可电连接到通过根据实施例的晶体管的制造方法制造的薄膜晶体管。模块WM可覆盖显示模块DM的整个外侧。窗模块WM的前表面可对应于上述的显示装置ELD的[0075]窗模块WM还可包括粘合层AP。基础衬底WP和显示模块DM可通过粘合层AP彼此联[0076]窗模块WM可划分为透射部分TA和边框部分BZA。透射部分TA可为与显示模块DM的9[0077]窗模块WM还可包括设置成与边框部分BZA对应的边框图案BZP。边框图案BZP可为BZP的窗模块WM的边框部分BZA可具有比透射部分T[0079]主电路板MCB可通过柔性电路膜FCB电连接到显示模块DM。主电路板MCB可通过连和输入传感器ISP连接到主电路板MCB。输入传感器ISP可电连接到显示面板DP以通过柔性[0084]传感器控制电路T_IC可将用于驱动输入传感器ISP的电信号提供到输入传感器[0086]电力模块PSM可电连接到电子模块EM。电力模块PSM可供给显示装置ELD的整体操[0087]窗模块WM和壳体EDC可彼此联接以配置显示装置ELD的外观。窗模块WM和壳体EDC一部分可弯曲以使得柔性电路膜FCB和主电路板MCB面对显示模块DM的后表面并且储存在加的冲击或者防止异物/湿气和类似物从外部渗透来保护容纳在壳体EDC中的显示模块DM[0091]基础层BS可为提供其上设置有电路层DP_CL的基础表面的构件。基础层BS可为刚包括无机绝缘层和有机绝缘层作为绝缘层。包括在电路层DP_CL中的半导体图案中的至少[0096]封装层TFE可设置在显示层DP_ED上。封装层TFE可保护显示层DP_ED免受诸如湿TFE可包括用于提高显示层DP_ED的光学效率或者保护显示层DP_ED的至少接设置在显示面板DP上。直接设置可意味着第三元件未设置在输入传感器ISP与显示面板[0099]光学层AF可设置在输入传感器ISP上。光学层AF可为减少从显示模块DM的外部入可在第二方向DR2上延伸以电连接到驱动芯片DIC。发光控制线ECL1至ECLm可在第一方向[0104]驱动电压线PL可包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部[0105]第一控制线CSL1可连接到扫描驱动器SDV。第二控制线CSL2可连接到发光驱动器提供的电流量对应地以预定或选定的亮度发射接到第一晶体管T1的栅电极的第三晶体管T3和第四晶体管T4中的至少一个可用作氧化物半导体以防止可能流入栅电极中的泄漏电流并且同时减[0116]第一晶体管T1至第七晶体管T7中的一些可为P型晶体管，并且其中的其它晶体管[0117]根据本公开的像素电路PDC的配置不限于图5中所示的实施例。图5中所示的像素DLi将第i数据信号Di传输到像素PXij。第i数据信号Di可具有与输入到显示装置ELD(参见[0119]第一驱动电压线VL1和第二驱动电压线VL2可分别将第一驱动电压ELVDD和第二驱动电压ELVSS传输到像素PXij。第一初始化电压线VL3和第二初始化电压线VL4可分别将第一初始化电压VINT和第二初始化电压VAINT传输到[0120]第一晶体管T1可连接在接收第一驱动电压ELVDD的第一驱动电压线VL1与发光元可根据第二晶体管T2的开关操作来接收由第i数据线DLi传输的数据信号Di并且将驱动电管T2可包括连接到第i数据线DLi的第一电极、连接到第一晶体管T1的第一电极的第二电过第j写入扫描线GWLj接收的第j写入扫描信号GWj而导通并且将从第i数据线DLi传输的第i数据信号Di传输到第一晶体管T1的第一电极。第二电容器Cbst的一端部可连接到第二晶应于通过第j补偿扫描线GCLj接收的第j补偿扫描信号GCj而导通，并且可通过将第一晶体[0123]第四晶体管T4可连接在其上施加有第一初始化电压VINT的第一初始化电压线VL3[0124]第五晶体管T5可包括连接到第一驱动电压线VL1的第一电极、连接到第一晶体管[0125]第五晶体管T5和第六晶体管T6可响应于通过第j发光控制线ECLj接收的第j发光[0126]第七晶体管T7可包括连接到对其传输有第二初始化电压VAINT的第二初始化电压的另一端部可连接到第一驱动电压线VL1。发光元件LD的阴极可连接到传输第二驱动电压设置有一个像素PX(参见图4)的部分中的发光区PXA和与发光区PXA相邻的非发光区NPXA的[0130]显示模块DM可包括显示面板DP和输入传感器ISP，并且显示面板DP可包括基础层在像素PX(参见图4)中的晶体管TR和发导电层形成的导电图案和信号线的电路层D[0133]此后，可在电路层DP_CL上形成包括包含导电图案和类似物的发光元件LD的显示屏蔽电极BML也可设置在信号线SCL的下部分中。屏蔽电极BML可阻挡从显示面板DP的下部[0136]缓冲层BFL可在基础层BS上设置成覆盖屏蔽电极BML。缓冲层BFL可提高设置在缓[0143]第一绝缘层IOL1可在覆盖晶体管TR的半导体图案的同时设置在缓冲层BFL上。第[0147]参照第一绝缘层IOL1描述的多层结构也可引入到下面将描述的第二绝缘层IOL2、缘层IOL3可具有包括氧化硅层和氮化硅层的多多个晶体管的多个信号线。多个信号线可延伸并且连接到非显示区NDA的焊盘PD(参见图第一电极AE为透射电极的情况下，第一电极AE可包括透明金属氧化物，例如，氧化铟锡层结构，包括由上述材料形成的反射膜或透反射膜、以及由氧化铟锡(ITO)、氧化铟锌可使用开放掩模公共地形成在像素PX(参见图[0166]封装层TFE可设置在显示层DP_ED上。封装层TFE可包括彼此堆叠的第一无机层[0167]无机层IL1和IL2可保护显示层DP_ED免受湿气和氧气影响，并且有机层OL可保护显示层DP_ED免受诸如灰尘粒子的外来物质影响。无机层IL1和IL2可包括氮化硅、氮氧化机层IL1和IL2以及有机层OL的材料的类型不限[0169]在图6A中，输入传感器ISP示出为包括第一传感器导电层MTL1和第二传感器导电层MTL2的多层结构。第二传感器导电层MTL2可经由接触孔CNT连接到第一传感器导电层[0172]包括在上述的显示模块DM中的晶体管TR可通过实施例的晶体管的制造方法来制[0173]图7是根据实施例的晶体管的制造方法的流程图。图8A至图8G各自是示出根据实[0174]参照图7至图8G等，实施例的晶体管的制造方法可包括：提供初步多晶硅层[0175]通过向非晶硅层提供准分子激光来执行结晶化(S100)的操作可对应于准分子激出部EP可在通过向非晶硅层提供准分子激光来执行结晶化的操作中在硅的相变操作期间通过包括多晶硅层而形成的晶体管的可靠性可能劣化并且诸如低频性质的电性质可能劣[0183]牺牲层SL可包括氧化硅(SiOx)。例如，牺牲层SL可通过包括二[0184]牺牲层SL可提供有足以覆盖突出部EP的厚度。牺牲层SL的平均厚度tSL可为约提供在初步多晶硅层P_PT的基础部分BP上的牺牲层SL的厚度和提供在突出部EP上的整体[0187]提供氩离子以掺杂牺牲层和初步多晶硅层(S400)的操作可使用离子注入设备来离子以掺杂牺牲层和初步多晶硅层(S400)的操作中使用离子注入设备用约5keV至约80keV的加速电压和约1.0E15至约1.0E20的剂量向初步多晶硅在与初步多晶硅层P_PT的基础部分BP的上表面[0192]图11A至图11D各自是示出根据实施例的氩掺杂的模拟结果的示意图。图11A至图11D中所示的模拟结果是使用称为离子在材料中的停止和范围(SRIM)的模拟程序导出的结通过将加速电压调节到10keV、20keV、30keV和40keV来执行的模拟的结果。在模拟中，面(0A)的向下方向上设置的初步多晶硅层P_PT和缓冲层BFL的堆叠结构中的厚度的增加的氩的掺杂量的图。在图11A至图11D中指示为不同区的缓冲层BFL可对应于图6A的缓冲层之后向牺牲层SL(参见图8C)的上部分提供蚀刻[0200]可通过蚀刻剂ETH蚀刻牺牲层SL的一部分和初步多晶硅层P_PT的一部分。在实施[0202]因氩掺杂而导致的蚀刻速率的增加率可在多晶硅的情况下比在氧化硅的情况下牲层的蚀刻速率与掺杂的初步多晶硅层的蚀刻速率的比例可为约3.0或更小，但是实施例层和初步多晶硅层中的每个之后提供蚀刻剂的情况。示例中的氩掺杂条件为约10keV的加[0205]在比较例和示例中使用的蚀刻剂可对应于具有约0.95％的浓度的氟化氢(HF)和可对应于牺牲层的蚀刻速率与初步多晶硅层的蚀刻速率的比例(牺牲层蚀刻速率/初步多[0208]参照表1，其中牺牲层和多晶硅层两者可掺杂有氩的示例的蚀刻速率与比较例相[0210]图8D示出了其中通过所提供的蚀刻剂ETH去除了牺牲层SL(参见图8C)的一部分的BP(参见图8B)的厚度的减小最小化的同时有效地减小突出部EP(参见图8B[0212]图8E示出了其中掺杂的突出部D_EPa的厚度与图8D中所示的掺杂的突出部D_EP的[0213]图8F示出了可在全部去除剩余牺牲层区R_SL(参见图8E)之后附加地蚀刻掺杂的[0214]图8G示出了在蚀刻工艺之后最终形成的多晶硅层PT。图9是示出根据实施例的多[0215]参照图8G和图9，多晶硅层PT可包括从基础部分BP的上表面US_PSL部分地突出的[0216]与包括从图8A中所示的上表面US_PSL突出的突出部EP的初步粗糙度可为突出部区F_EP的厚度的均方根(RMS)[0218]多晶硅层PT的上表面处的表面粗糙度可小于初步多晶硅层P_PT的上表面处的表约11nm至约14nm的RMS值，并且多晶硅层PT的上表面处的表面粗糙度可具有约2nm至约5nm10A的初步多晶硅层的平面图像的条件相同的条件下用扫描电子显微镜(SEM)拍摄的多晶对应于基础部分BP(参见图8G)。例如，图10B可对应于图8G中所示的多晶硅层PT的平面图示出根据实施例的多晶硅层的示意性截面图像的视图。图12A和图12B是透射电子显微镜1026A,并且参照图12B，即使在包括突出部区F_EP的部分中，多晶硅层PT的厚度也示出为[0225]参照图7至图12B描述的晶体管的制造方法可对应于形成晶体管的半导体图案SP[0227]实施例的显示装置的制造方法可对应于包括图3和图6A等中所示的显示模块DM的[0228]形成电路层DP_CL的操作可为在基础层BS上提供包括晶体管TR和绝缘层IOL1至[0232]在初步多晶硅层上提供牺牲层的操作中，可通过覆盖突出部EP来提供牺牲层S[0233]可从牺牲层SL的上部分向牺牲层SL和初步多晶硅层P_PT提供氩离子以掺杂牺牲设备用约5keV至约80keV的加速电压和约1.0E15至约1.0E20的剂量提供[0234]在掺杂的牺牲层和掺杂的初步多晶硅层上提供蚀刻剂的操作中提供的蚀刻剂可[0237]在实施例的显示装置的制造方法中，形成电路层的操作可包括晶体管制造操作，个可包括通过在氩掺杂之后执行蚀刻工艺以减小突出部的厚度而形成的多晶硅层。例如，根据实施例的显示装置的制造方法可通过在保持优异的迁移率性质和物理性质的同时允许包括在晶体管中的多晶硅层具有提高的表面性质来提供具有提高的可靠性和提高的显[0241]实施例的晶体管的制造方法可通过在牺牲层的上部分提供氩(Ar)离子以掺杂牺[0242]实施例的显示装置的制造方法可通过在形成电路层的操作期间在牺牲层的上部提供蚀刻剂以