CN119404290A 用于制造图案化fd-soi晶片的方法 （微芯片技术股份有限公司）

2024.12.19PCT/US2023/0797972023.11.15WO2024/107824EN2024.05.23形成开口，通过该硅层中的该开口湿法蚀刻该SiGe层以从该SiGe层部分地去除SiGe材料并且供体硅晶片的所蚀刻的掩埋氧化物层以限定BOX；以及湿法蚀刻该SiGe层以从该受体处理晶2通过所述硅层中的所述至少一个开口湿法蚀刻所述牺牲SiGe层，以从所述湿法蚀刻所述牺牲SiGe层以从所述硅衬底晶片由此所述SiO2层和所述供体硅层保持键合到所述受体处理晶片以形成完全耗尽型绝缘2.根据权利要求1所述的方法，其中在所述硅衬底晶片上施加所述牺牲SiGe层包括外3.根据权利要求1或权利要求2所述的方法，其中在所述硅衬底晶片上施加所述牺牲SiGe层产生厚度为所述硅衬底晶片的厚度的约4.根据权利要求1至3中任一项所述的方法，其中所述硅成所述至少一个开口包括蚀刻所述硅层以在所述硅层中以第一6.根据权利要求1至5中任一项所述的方法，其中蚀刻所述SiO2层以形成所述至少一个体偏置区域包括蚀刻掩埋氧化物层来以第二预定图案形成7.根据权利要求1至6中任一项所述的方法，其中在所述供体硅层上沉积所述SiO2层包8.根据权利要求1至7中任一项所述的方法，其中在所述供体硅层上沉积所述SiO2层包9.根据权利要求1至8中任一项所述的方法，所述方法11.根据权利要求1至10中任一项所述的方法，所述方法包括对所述SiO2层和所述至少12.根据权利要求1至11中任一项所述的方法，所述方法包括对所述SiO2层和所述至少3完全耗尽型绝缘体上硅(FD_SOI)晶片，所述完全耗尽型绝缘体上硅(FD_SOI)晶片包述至少一个BOX经由所述至少一个开口中的暴露插塞暴露，其中所述暴露插塞具有大于暴15.根据权利要求14所述的器件，其中所述FD_SOI晶片包括所述硅衬底中的掺杂植入16.根据权利要求14至15中任一项所述的器件，其中所述FD_SOI晶片的所述硅层包括完全耗尽型绝缘体上硅(FD_SOI)晶片，所述完全耗尽型绝缘体上硅(FD_SOI)晶片包在所述硅衬底与所述硅层之间的SiO2层，其中所述SiO2层具有以第二预定图案布置的4[0002]本申请要求2022年11月18日提交的共同拥有的美国申请63/42[0004]完全耗尽型绝缘体上硅(FD_SOI)晶片也被称为超薄或极薄绝缘体上硅(ET_SOI)FD_SOI衬底的成本以及与蚀刻图案化掩埋氧化物层(BOX)区域和通过外延(EPI)生长再生[0005]用于形成FD_SOI晶片的传统方法导致连续的掩埋氧化物层(BOX)和器件硅层，必露超薄掩埋氧化物(BOX)区域的进一步处理相关联的成本触的暴露的掩埋氧化物(BOX)的FD_法利用选择性Si/SiGe湿法蚀刻化学成分和双重用途STI/释放孔图案来形成预图案化FD_[0009]一个方面提供了一种根据前一段落所述的方法，其中在硅衬底晶片上施加牺牲5加牺牲SiGe层产生厚度为硅衬底晶片的厚度的约十硅层中形成至少一个开口包括蚀刻硅层以在硅层中以第一预定图案形成至少一个体偏置区域包括蚀刻掩埋氧化物层来以第二预定图案形成SiO2层包括用SiO2材料填充至少一个开口，而不在硅衬底晶片与供体硅层之间桥接氧化物行图案化以在SiO2层中限定至少一个体偏置该暴露插塞具有大于暴露尺寸的箱形尺寸，其中该箱形尺寸靠近该暴露插塞与该BOX接合6Si/SiGe湿法蚀刻化学成分和双重用途STI/释放孔图案来形成预[0039]出现在多个不同附图中的任何所示元件的参考标号在多并且本文在任何特定附图的上下文中对任何所示元件的提及或讨论也适用于其中示出相择性Si/SiGe湿法蚀刻化学成分和双重用途(浅沟槽隔离)STI/释放孔图案来形成图案化释放蚀刻/STI区域和衬底接触区域的图案化FD_SOI晶片。在该工艺中不需要专门的植入该工艺比对FD_SOI晶片进行图案化和蚀刻以暴露掩埋氧化物(BOX)层便宜。该方法可产生7控制。FD_SOI工艺可在掩埋氧化物层(BOX)和器件层形成期间使用标准起始硅衬底和通常[0042]图1A示出了硅衬底102形式的原始标准起始晶片的横截面侧视图。牺牲硅锗(SiGe)层104已外延生长或沉积在硅衬底102上。供体硅层106已外延生长或沉积在牺牲蚀刻以在供体硅层106中形成开口110。STI掩模是可用于器件之间的隔离的特定掩模层。STI掩模可具有双重目的，其中其限定将最终具有隔离氧化物的区域(称为STI区域的区案在供体硅层106中形成多个开口110。STI(也称为箱隔离技件之间的电流泄漏的集成电路特征。STI通常用于250纳米及更小的CMOS工艺技术节点上。在没有BOX的体CMOS区中制成较深的沟槽。仅蚀刻穿过体CMOS区中的硅可比蚀刻穿过器件2层[0043]图1B示出了图1A所示的供体硅层106中的开口110的放大横截面侧视图的第一示例。牺牲SiGe层104的厚度相对于供体硅层106中的开口110的大小可影响在下面描述的稍填充这些开口110(使用STI掩模打开的区域)的后续氧化物沉积可不形成到湿法蚀刻区的蚀刻可完全地去除SiGe层104，然后后续氧化物沉积将从供体硅层106到硅衬底102是连续2层112桥接(参见图1E)，则第二SiGe湿法蚀刻可不从硅衬底102释放供体硅层SiGe的整个区域，后续氧化物沉积可被填充到湿法蚀刻孔的底部。这可防止晶片在第二[0044]图1C示出了图1A所示的供体硅层106中的开口110的放大横截面侧视图的第二示(参见图1C)以抑制初始湿法蚀刻穿过SiGe层104的整个厚度，并且还可夹断氧化物沉积以为不均匀性可能发生在没有图案的大区域(例如蚀刻的区域)中。可在大开口区域中添加虚拟填充物以有效地使大开口区域成为将更均匀8是针对金属层进行的。在STI层处添加虚拟填充物例程可将图案添加到大开口区域中并使[0045]图1D示出了图1A所示的供体硅晶片108的横截面侧视图，其中晶片已经历牺牲隔较远，则可延长第一湿法蚀刻的时间周期以增加SiGe层104被蚀刻掉的量，使得足够的[0046]图1E示出了图1D所示的供体硅晶片108的横截面侧视图，其中已由非共形氧化物多的SiO2穿过供体硅层106中的开口110，则其可能形成从起始硅衬底晶片102到供体硅层106的桥。起始硅衬底102与供体硅层106之间的桥可使得在稍后的分割工艺中更难以从起在供体硅层106中的开口110并穿过该开口以形成暴露插塞130，但不使得SiO2与起始硅衬致开口110闭合，使得在供体硅层106制氧化物从供体硅层106和硅衬底102桥接的区域。在通过非共形氧化物沉积添加SiO2层2层112然后可经历抛光工艺或化学机械抛光(CMP)工艺以将SiO2层112平坦化[0047]图1F示出了图1E所示的供体硅晶片108的横截面侧视图，其中已形成体偏置区域9置区域116去除SiO2材料。然后可通过EPI生长在蚀刻的体偏置区域116中形成硅，由此使约20mOhm_cm。可形成从体偏置区域116(参见图1F)到高度掺杂植入物122(参见图1G)的电路径可用于可构建于BOX132上方的器件硅中的FDSOI晶1D所述的先前蚀刻去除了大部分SiGe材料。牺牲SiGe层104的这种选择性湿法蚀刻保留了[0052]供体硅晶片108此后可被抛光或化学机械抛光(CMP)以去除牺牲SiGe层104的任何光或化学机械抛光(CMP)以使最终的图案化FD_SOI[0054]图2示出了用于制造FD_SOI晶片的方法。根据该方法，可通过外延生长将SiGe层用途释放蚀刻/STI图案来图案化，其中第一用途提供穿过供体硅层106的开口110以进行SiGe层104的第一蚀刻(参见图1D)，并且第二用途用SiO2填充开口110以形成用作STI区域积可不形成到湿法蚀刻区的底部的连续桥。通过供体硅层106中的开口湿法蚀刻408SiGe层，以从SiGe层106部分地去除SiGe材料并保留供体硅层104。该湿法蚀刻408可蚀刻超过图1D。可在供体硅层上沉积210氧化硅(SiO2)层112以填充开口110并实现预选的掩埋氧化EPI也可被掺杂(参见图1G中的高度掺杂植入物122)以提供从受体处理晶片120的顶侧138到BOX132下方的硅的电路径，因此存在从体偏置区域116通过栅极下的高度掺杂植入物122的良好电连接。受体处理晶片120可被图案化和植入216以形成高度掺杂阱区域或高度是图案化FD_SOI晶片)可经历抛光工艺或化学机械抛光(CMP)工艺以使SiO2层112的形成延BOX132。供体硅层106具有填充有暴露插塞130的开口110。当蚀刻STI区域以在硅供体层[0056]尽管上文已描述了示例，但在不脱离这些所公开的示例