微机原理与接口技术复习11年11月

微机原理与接口技术复习2011年11月期末复习·核心知识体系梳理与重点突破Contents复习大纲微机原理与接口技术课程核心知识体系梳理，涵盖六大专题模块。01微机系统概述与运算基础02微处理器结构与指令系统03汇编语言程序设计04存储器系统05输入输出控制与接口技术06总线技术与模数转换CHAPTER01微机系统概述与运算基础从微型计算机的发展历程到数据表示与运算方法DevelopmentHistory微型计算机的发展历程微型计算机以微处理器字长和架构演进为主线，从4位到64位，x86向下兼容性贯穿始终Intel8086微处理器·197801第一代（1971–1973）Intel4004为4位微处理器，集成2300个晶体管，标志微处理器时代开端02第二代（1974–1977）8080/8085为8位处理器，地址总线16位寻址64KB，催生早期个人计算机03第三代（1978–1984）8086确立x86架构，16位字长寻址1MB；80286引入保护模式支持16MB04第四代（1985–1992）80386实现32位架构与分页机制；80486内置协处理器和8KBCache05第五代（1993至今）Pentium超标量双流水线，主频攀升至GHz级，引入MMX/SSE扩展指令集ArchitectureOverview微型计算机系统的组成微型计算机系统以微处理器为核心，通过地址总线、数据总线和控制总线三大系统总线连接存储器与I/O接口，形成'CPU-总线-外设'的经典冯·诺依曼结构。硬件系统架构微处理器（CPU）—包含运算器ALU和控制器CU，运算器执行算术逻辑运算，控制器负责取指、译码和执行的时序控制系统总线三总线—地址总线AB（单向），数据总线DB（双向），控制总线CB传送读写、中断等控制信号存储器—主存（RAM/ROM）直接与CPU交换数据，辅存（硬盘/光盘）通过I/O接口间接访问I/O接口芯片—8255A、8253等作为CPU与外设之间的缓冲和协议转换层，解决速度匹配问题软件系统层次系统软件层—操作系统管理硬件资源，编译器/汇编器将高级语言转化为机器码，BIOS提供底层硬件访问接口应用软件层—建立在系统软件之上的用户程序，通过系统调用或中断方式访问硬件资源，实现具体业务功能开发工具层—调试器、链接器、版本控制工具等支撑软件，为系统软件和应用软件的开发与维护提供环境支持中间件层—数据库管理系统、消息队列等通用服务组件，屏蔽底层硬件差异，为上层应用提供标准化接口Chapter02·Fundamentals计算机运算基础与数据表示微机内部一切数据均以二进制形式存储和运算。掌握数制转换、BCD码编码、原码/反码/补码表示以及补码加减运算的溢出判断方法，是理解后续指令系统和汇编编程的数学基础，也是考试高频考点。不同字长下的数据表示范围有符号数正数范围约为同字长无符号数的一半01数制转换核心方法：十进制转二进制用"除2取余逆序排列"，二进制与十六进制按4位一组互转，如(10110110)B=B6H=182D02BCD码编码规则：压缩BCD码每4位表示一位十进制数（如37H表示十进制37），非压缩BCD码高4位为0，仅低4位有效03补码表示法：正数补码=原码，负数补码=反码+1；8位补码范围-128~+127，16位范围-32768~+32767，0的补码唯一为全004溢出判断方法：两同符号数相加结果符号相反则溢出（OF=1），硬件实现为最高位进位与次高位进位异或的结果05标志寄存器FLAGS关键位：CF（进位/借位）、OF（溢出）、ZF（零标志）、SF（符号位）、PF（奇偶位），直接影响条件转移指令的执行CHAPTER02微处理器结构与指令系统以8086/8088为核心，深入理解CPU内部架构与x86指令集ArchitectureOverview8086/8088微处理器内部结构8086采用EU与BIU双部件并行架构，通过6字节指令预取队列实现取指与执行的流水线重叠。14个16位寄存器配合20位地址总线的分段机制，解决了16位寄存器寻址1MB空间的问题。EU执行单元与BIU总线接口单元EU执行单元：包含ALU算术逻辑单元和寄存器组，负责从指令队列取指令、译码并执行运算操作，执行结果通过BIU写入存储器或端口BIU总线接口单元：包含4个段寄存器、指令指针IP和6字节指令队列，负责计算20位物理地址、从内存取指令填入队列、执行总线读写操作流水线重叠：当EU执行当前指令时，BIU同时从内存预取后续指令填入队列，减少了CPU等待总线的时间，提高指令吞吐率6字节指令预取队列存储器分段与物理地址计算分段原则：1MB存储空间划分为若干逻辑段，每段最大64KB，段起始地址必须能被16整除（即低4位为0），段基址存放在段寄存器中物理地址计算：物理地址=段基址×16（左移4位）+偏移地址，如CS=2000H、IP=0100H时物理地址为20100H四个段寄存器：CS指向代码段、DS指向数据段、SS指向堆栈段、ES指向附加段，段间跳转需同时修改段寄存器和偏移量PA=Seg×16+Offset物理地址公式ADDRESSINGMODES8086/8088寻址方式详解8086共支持7种主要寻址方式，按操作数来源可分为立即数寻址、寄存器寻址和存储器寻址三大类。存储器寻址方式最为复杂多样，包含直接、间接、变址、基址变址和相对基址变址等5种形式，有效地址EA的计算方法是指令系统考试的核心考点。8086寻址方式与有效地址计算寻址方式典型指令示例有效地址EA计算要点说明立即数寻址MOVAX,1234H操作数在指令中速度最快，仅用于源操作数寄存器寻址MOVAX,BX操作数在寄存器中不访问内存，速度极快直接寻址MOVAX,[2000H]EA=2000H地址直接给出，默认DS段寄存器间接寻址MOVAX,[BX]EA=(BX)BX/SI/DI默认DS，BP默认SS寄存器相对寻址MOVAX,[BX+06H]EA=(BX)+06H常用于访问数组元素基址变址寻址MOVAX,[BX+SI]EA=(BX)+(SI)基址+变址组合，适合二维数组相对基址变址MOVAX,[BX+SI+08H]EA=(BX)+(SI)+08H最灵活的寻址方式存储器寻址方式的复杂度递增，有效地址由基址、变址和位移量的不同组合构成微机原理与接口技术复习数据传送与算术运算指令数据传送指令（MOV/PUSH/POP/XCHG）构成程序中最频繁使用的操作基础，而算术运算指令（ADD/SUB/MUL/DIV及其有符号变体）则完成核心计算任务。掌握这些指令对标志位的影响规则以及操作数类型的约束，是编写正确汇编程序的前提。SECTION01数据传送类指令01MOV指令：格式MOVdest,src，不支持内存到内存直接传送，不支持立即数送段寄存器，执行后不影响任何标志位02PUSH/POP堆栈操作：PUSH先将SP减2再将操作数压入SS:SP指向位置；POP先取出数据再将SP加2，遵循后进先出原则03LEA取有效地址：LEAreg,[mem]将源操作数的偏移地址（而非内容）送入寄存器，常用于初始化地址指针SECTION02算术运算类指令01ADD/SUB基础运算：ADD实现dest←dest+src，SUB实现减法；ADC/SBB带进位版本用于32位及以上多字节运算02MUL/IMUL乘法：MUL为无符号乘法，8位AX←AL×src，16位DX:AX←AX×src；IMUL为有符号版本，结果截断方式不同03DIV/IDIV除法：8位AL←AX/src商、AH←余数；16位AX←DX:AX/src商、DX←余数；除数为0或商溢出触发0号中断ASSEMBLY·INSTRUCTIONS逻辑运算、移位与串操作指令逻辑运算指令通过位级操作实现数据屏蔽、置位和清零等功能，移位指令通过左移右移完成乘除2的快速运算和数据拼接，串操作指令配合重复前缀实现数据块的高效批量处理。01·BITOPSAND/OR/XOR/NOT位操作AND按位与，用于屏蔽特定位，保留需要的位信息OR按位或，用于置位操作，将指定位置设为1XOR按位异或，相同为0不同为1，XORAX,AX最快清零NOT按位取反，所有位0变1、1变002·SHIFT移位指令四种类型SHL/SHR逻辑移位，空位补0，SHL一位等效×2SAL/SAR算术移位，保留符号位，用于有符号数ROL/ROR循环移位，移出位进入另一端，不丢失数据RCL/RCR带进位循环移位，CF参与循环03·STRING串操作五大指令MOVSB/W串传送，将DS:SI指向的数据传送到ES:DICMPSB/W串比较，比较两个串元素并设置标志位SCASB/W串扫描，在串中搜索特定值LODSB/W取元素，STOSB/W存元素04·PREFIX重复前缀REP/REPE/REPNEREP无条件重复，CX减至0时停止，用于串传送REPE/REPZ相等/为零则重复，ZF=1且CX≠0时继续REPNE/REPNZ不等/非零则重复，ZF=0且CX≠0时继续配合CLD/STD设置DF方向，自动修改SI/DIChapter03汇编语言程序设计从伪指令语法到分支、循环、子程序的结构化编程方法ASSEMBLYLANGUAGE汇编源程序格式与伪指令8086汇编源程序采用分段结构，通过SEGMENT/ENDS定义逻辑段、ASSUME建立段寄存器映射、END标记程序入口。伪指令不生成机器码，在汇编阶段指导段分配与地址定位。程序结构与段定义01标准程序框架：DATA/STACK/CODE三个SEGMENT/ENDS分别定义数据段、堆栈段与代码段，以ENDSTART标记入口02ASSUME伪指令：ASSUMECS:CODE,DS:DATA,SS:STACK告知汇编器段寄存器与逻辑段的对应关系，但DS/SS/ES仍需手动初始化03段寄存器初始化：MOVAX,DATA/MOVDS,AX是数据段初始化标准写法，段寄存器不能直接接受立即数赋值数据定义与常用伪指令01数据定义伪指令：DB定义字节、DW定义字、DD定义双字，DUP操作符支持批量初始化如BUFDB50DUP(?)02符号与地址控制：EQU定义常量符号、ORG设置偏移地址起点、$代表当前位置计数器，可用于计算数据块长度03过程定义伪指令：PROC/ENDP定义子程序，NEAR属性为段内调用（仅保存IP），FAR属性为段间调用（保存CS和IP）PROGRAMMINGMETHODS汇编语言程序设计基本方法掌握顺序、分支、循环、子程序四种基本结构及参数传递方式，是编写结构清晰汇编程序的关键汇编程序设计实践场景分支程序设计CMP指令比较后设置FLAGS，条件跳转指令（JE/JNE/JG/JL等）选择执行路径，多分支用跳转表实现高效分派CMP/Jcc循环程序设计CX寄存器作为计数器，LOOP指令自动递减CX并在CX≠0时跳转；复杂循环用DECCX/JNZ组合，支持嵌套LOOP/DEC+JNZ子程序设计与参数传递寄存器传递（最快）、共享内存单元传递（大量数据）、堆栈传递（CALL前PUSH，通过BP+偏移访问）CALL/RET宏指令与子程序对比MACRO/ENDM汇编阶段原地展开（无调用开销但增大体积），子程序运行时跳转（节省空间但有调用开销）MACRO/ENDMASSEMBLY·CASESTUDY典型程序实例：三数求最大值通过一个完整的三数求最大值汇编程序，可以综合演练数据段定义、段寄存器初始化、CMP条件比较、JGE条件跳转和DOS中断返回等核心编程要素。SECTION01数据段与堆栈段定义DATASEGMENTNUM1DW0A5H,NUM2DW3CH,NUM3DW0FFH,MAXDW?DATAENDS定义三个有符号数和结果存储单元STACKSEGMENTSTACKDB100DUP(0)STACKENDS100字节堆栈段，保证子程序调用和中断处理空间SECTION02代码段核心逻辑01初始化：MOVAX,DATA/MOVDS,AX建立数据段基址；MOVAX,NUM1将第一个数装入AX02两次比较取最大：CMPAX,NUM2→JGESKIP1→MOVAX,NUM2；再CMPAX,NUM3→JGESKIP2→MOVAX,NUM3；最终MOVMAX,AX03返回DOS：MOVAH,4CH/INT21H调用DOS功能终止程序并返回命令行CHAPTER04存储器系统从存储层次结构到RAM/ROM器件与存储器扩展技术STORAGEHIERARCHY存储器层次结构与工作原理现代计算机采用四级存储层次，每层在速度、容量和成本间取舍。局部性原理是层次结构有效性的理论基础，Cache借此将有效访存时间降至接近L1速度。访问速度与典型容量对比容量等级：1=KB级2=MB级3=数十MB5=GB级8=TB级存储层次利用局部性原理，在速度、容量与成本之间实现最优平衡：时间局部性：被访问的数据很可能在短期内再次被访问，Cache据此保留最近使用过的数据副本空间局部性：被访问数据附近的数据很可能随后被访问，Cache以块为单位预取相邻数据速度-容量权衡：从寄存器到辅存，延迟增长约5个数量级，容量与成本优势也相应递增Cache映射策略：直接映射、全相联映射与组相联映射三种方式在硬件复杂度与命中率间取舍MEMORYDEVICESRAM与ROM器件类型对比RAM按存储原理分为SRAM（触发器存储，快速但昂贵，用于Cache）和DRAM（电容存储，需刷新但密度高，用于主存）。ROM从掩膜ROM发展到EEPROM和Flash，擦写灵活性逐步提升。理解各类器件的物理原理和应用场景，是设计存储器系统的知识基础。主要半导体存储器器件对比器件类型存储原理访问速度核心特点SRAM双稳态触发器极快(1-10ns)无需刷新，功耗大成本高，用于CacheDRAM电容充放电较慢(50-100ns)需2ms周期刷新，密度高成本低，用于主存掩膜ROM制造时固化与RAM相当不可改写，大批量生产成本极低EPROM浮栅MOS管与RAM相当紫外线擦除（约20分钟），芯片顶部有石英窗口EEPROM电可擦浮栅读快写慢(5ms)电信号逐字节擦写，寿命约10万次Flash改进型EEPROM读快写中等按块擦除速度快，寿命约10万次，U盘/SSD核心器件SRAM速度最快但成本最高用于Cache，DRAM是主存主力，Flash是辅存核心器件MemoryExpansion存储器容量扩展方法存储器扩展通过位扩展（增位宽）、字扩展（增单元数）和字位同时扩展实现。低位地址片内寻址，高位经译码产生片选；位扩展数据线分散，字扩展并联共享。核心考点。位扩展与字扩展01位扩展：多片芯片共享地址线和片选信号，各片数据线分别连接系统数据总线的一位，如8片2114(1K×4)位扩展为1K×8需要2片并联02字扩展：多片芯片共享数据线，地址线低位（片内地址）并联到各芯片，高位经译码器（如74LS138）产生互斥的片选信号CS03字位同时扩展：先进行位扩展组成满足字长的芯片组，再对芯片组进行字扩展增加总容量，如用1K×1芯片组成8K×8需要64片地址分配与片选计算01地址范围确定：片内地址位数决定芯片容量（n位地址→2ⁿ个单元），片选地址的组合决定芯片在存储空间中的起始位置02典型译码方式：全译码（所有高位地址参与译码，每个单元唯一地址）和部分译码（部分高位悬空，存在地址重叠现象）的区别与应用场景CHAPTER05输入输出控制与接口技术从I/O传送方式到中断系统与典型可编程接口芯片I/OPORTS&DATATRANSFERI/O端口编址与数据传送方式8086采用独立编址方式，通过IN/OUT指令访问64K个I/O端口，与存储器地址空间相互独立。数据传送方式从无条件传送到DMA直接存储器存取，CPU参与度逐级降低而传送效率逐级提升。端口编址与基本传送01独立编址：I/O地址空间0000H–FFFFH共64K端口，用INAL,port和OUTport,AL专用指令访问，地址线A0–A15配合IOR/IOW控制信号02无条件传送：假设外设始终就绪，CPU直接执行IN/OUT完成数据交换，适用于开关、LED等简单低速设备，硬件最简但可靠性低03查询传送：CPU先读入状态端口检查就绪位（如D7=1），就绪后再读/写数据端口，效率低但确保数据正确中断传送与DMA传送04中断传送：外设准备好数据后向CPU发出中断请求信号，CPU在当前指令执行完后响应中断、保存现场、执行中断服务程序完成数据传送，然后恢复现场返回05DMA直接存储器存取：由DMA控制器（如8237A）接管总线控制权，在外设和存储器之间直接传输数据块，无需CPU逐字节参与，适合磁盘读写等大批量高速传输MICROPROCESSOR·INTERRUPTSYSTEM8086中断系统与中断向量表8086支持256级中断，分为可屏蔽中断INTR、不可屏蔽中断NMI和软件中断三类，中断向量表固定位于内存最低1KB空间，通过"类型号×4"定位向量位置。01中断分类体系INTR（可屏蔽，受IF标志位控制，高电平有效）与NMI（不可屏蔽，上升沿触发，优先级高于INTR）；软件中断由INTn指令或CPU异常触发INTR/NMI/INTn02中断向量表结构256个中断类型号对应256个向量，每个向量4字节（低字IP偏移，高字CS段基址），存放于00000H–003FFH，向量地址=n×400000H–003FFH03中断响应全过程①取中断类型号n②FLAGS入栈③清IF和TF④CS与IP入栈⑤从向量表n×4处取出4字节送IP和CS，执行中断服务程序5STEPS04IRET返回指令IRET依次弹出IP、CS和FLAGS，恢复被中断程序的执行现场和标志状态，程序从中断点继续执行IRET05中断优先级排序内部中断（除零/溢出/INTO）>NMI>INTR>单步中断；同级INTR的优先级由中断控制器8259A管理8259AMICROPROCESSORINTERFACES·REVIEW8259A可编程中断控制器8259A通过IRR、ISR和IMR三个核心寄存器管理多达8级中断请求，两片级联可管理15级中断，初始化需写入ICW1–ICW4设定工作模式。内部结构与中断管理三大核心寄存器·IRR记录当前IR引脚请求，ISR记录正在服务的中断级别，IMR按位屏蔽特定IR（某位=1则屏蔽该级）优先级裁决器PR·比较IRR中未屏蔽请求与ISR中正在服务的优先级，选出最高优先级通过INT引脚向CPU发出中断两片级联扩展至15级·主片IR0–IR7中某级连接从片INT输出，从片IR0–IR7接外设，通过ICW3配置主从关系标识初始化命令字与操作命令字ICW1–ICW4初始化序列·ICW1设触发方式和级联模式→ICW2设中断类型号高5位（低3位由IR编号自动填入）→ICW3设级联关系→ICW4设工作模式OCW运行时控制·OCW1写入IMR实现中断屏蔽/开放（如MOVAL,0FCH/OUT21H,AL仅开放IR0和IR1），OCW2发送普通EOI或特殊EOI结束中断服务PARALLELINTERFACE8255A可编程并行接口芯片8255A含PA/PB/PC三个8位端口，支持基本I/O、选通I/O、双向总线三种模式，通过控制字设定工作方式。8255A三种工作方式对比工作方式核心特征适用端口典型应用方式0基本输入/输出，无握手信号，各端口独立设定方向PA/PB/PC均可开关量读取、LED显示、简单数字I/O方式1选通I/O，PC部分引脚作为握手信号（STB/IBF/ACK/OBF）PA和/或PB打印机接口、键盘输入等需要时序配合的设备方式2双向总线，PA既输入又输出，PC5个引脚作双向握手仅PA双向数据总线设备、多机通信中的数据交换方式0最简单用于基本I/O，方式1增加握手信号保证可靠传送，方式2支持双向通信但仅PA可用MICROCOMPUTERPRINCIPLES·CHAPTERREVIEW8253/8254可编程定时计数器8253内含3个独立16位减法计数器，支持6种工作方式。方式0用于事件计数，方式2用于定时分频，方式3输出方波。输出频率=CLK频率÷N。WORKINGMODES方式0·计数结束中断写入初值N后GATE=1开始减计数，计到0时OUT从低变高并保持，常用于事件计数或产生定时中断请求方式2·速率发生器计数到1时OUT输出一个CLK周期的低脉冲，自动重装初值重新计数，输出脉冲频率=CLK÷N，最常用的定时方式方式3·方波发生器类似方式2但OUT输出方波，高电平持续N/2个CLK周期（N为偶数时占空比50%），常用于波特率时钟信号PROGRAMMING控制字格式D7D6选择计数器（00/01/10→Counter0/1/2），D5D4设读写方式（11=先低后高），D3D2D1设方式号，D0设数制（0=二进制/1=BCD码）D7D6D5D4D3D2D1D0初始化编程步骤①写控制字到控制端口②按控制字指定的读写格式写计数初值到对应计数器端口③如需重装初值可再次写入I/ODataTransferDMA直接存储器存取与8237ADMA传送通过DMA控制器接管系统总线，在外设与存储器间直接传输数据，无需CPU逐字节参与，效率提升数十倍。01DMA传送基本流程外设发出DMA请求信号DREQDMA控制器向CPU发送HOLD总线请求CPU回送HLDA响应，释放总线控制权DMA控制器接管总线，直接执行数据传送传送完毕释放总线，归还CPU控制权028237A控制器特性4个独立DMA通道，可同时管理多个外设完整寄存器组：基地址/当前地址/基字节数/当前字节数64KB块传送能力，支持8位地址偏移扩展主从级联架构，可扩展至7个DMA通道03三种传送模式单字节传送每传送1字节后释放总线，保证CPU响应中断，适合实时性要求高的场景块传送连续传送整个数据块直至完成，总线占用时间最长，吞吐量最大请求传送按外设DREQ信号逐字节控制，外设未准备好自动等待，灵活性最高04DMA与中断效率对比~35μs中断方式每字节需保存/恢复现场，包含寄存器压栈、向量查询、现场恢复等操作~1μsDMA方式每字节仅需4-5个总线周期，无CPU介入开销，硬件直接控制总线块传送效率提升30–50倍CHAPTER06总线技术与模数转换从系统总线标准到D/A与A/D转换的原理及接口技术BUSARCHITECTURE总线分类与通信方式总线按位置分为内部总线、系统总线和外部总线三级，系统总线由地址总线、数据总线和控制总线三组信号线组成。通信方式上，同步总线以统一时钟驱动、实现简单但受限于最慢设备；异步总线通过握手信号协调、灵活适应不同速度设备。总线标准确保不同厂商设备的互操作性。总线分类与信号组成01内部总线：CPU内部ALU、寄存器和控制器之间的连接通路，对用户透明，由处理器设计决定，不属于系统级总线范畴02系统总线：主板上连接CPU、存储器和I/O接口的核心通路，由地址总线AB（决定寻址范围）、数据总线DB（决定字长）和控制总线CB（协调读写时序）三部分组成03外部总线：计算机与外部设备或其他计算机之间的通信接口，如RS-232C串行接口、IEEE-488并行接口、USB通用串行总线等同步与异步通信方式01同步通信：所有总线操作在统一的时钟信号CLK控制下按固定时序执行，优点是控制简单、速度较高，缺点是必须按最慢设备的速度设定时钟周期02异步通信：通过READY/WAIT或请求/应答握手信号协调传送时序，允许高速CPU与低速外设共存于同一总线，灵活性强但控制逻辑更复杂D/AConversionD/A转换原理与DAC0832芯片D/A转换器将n位数字量按位权值转化为模拟电压或电流输出，输出电压Vout=Vref×D/(2^n)，其中D为数字量的十进制值。R-2R梯形电阻网络因仅需两种阻值、易于集成而成为主流方案。分辨率（1/(2^n-1)）和建立时间是评价DAC性能的两个核心指标。01D/A转换基本原理：n位数字量的每一位控制一个电子开关，将参考电压Vref按2的幂次分配权值，各位产生的电流求和后经运放转化为模拟电压输出Vout=Vref×D/2n02R-2R梯形电阻网络：仅使用R和2R两种阻值，每级节点向右看等效电阻为R，实现精确的等比电流分流，避免了权电阻网络阻值范围过大的工艺难题03核心性能指标：分辨率=1/(2n-1)表示最小可分辨的模拟变化量（8位DAC分辨率约0.39%），建立时间为输出稳定到±1/2LSB所需时间，线性度反映实际转换曲线与理想直线的偏差04DAC0832芯片特点：8位R-2R型DAC，双缓冲结构（输入锁存器+DAC寄存器），支持直通/单缓冲/双缓冲三种工作方式，建立时间约1μs，电流输出需外接运放转电压DAC0832数模转换芯片·DIP封装实物ADC原理与芯片A/D转换原理与ADC0809芯片A/D转换器将连续的模拟信号量化为离散的数字量。逐次逼近型ADC通过内部DAC从高位到低位逐位比较，n位转换仅需n个时钟周期，兼顾速度与精度