CN119415323A 确定时钟信号频率的方法及装置 （深圳市中兴微电子技术有限公司）

道西丽社区南山区西丽创研路2号中本申请实施例提供了一种确定时钟信号频率计的基准时钟频率和所述测量窗口的时间计解决了目前确定时钟信号频率的方式较为复杂利用芯片内部的频率计实现高效便捷地确定时2将时钟信号接入芯片内部的频率计，所述频率计响应于使能信号所述频率计在测量窗口结束后停止计数，读取计数结果作为所述时钟信号的频率初根据所述频率初值、所述频率计的基准时钟频率和所述测量窗口的根据所述频率初值、所述频率计的所述基准时钟频率和所述测值计算得到所述时钟信号的频率值＝所述基准时钟频率*所述频率初值/所述测量窗口的所述频率计响应于复位信号开启测量所述时钟信号的通过第一控制状态寄存器CSR向所述频率计释放复位信号，所述频率计响应于所述复通过第三CSR向所述频率计释放所述使能信号，所述频率计响应于所述使能信号对所获取第四CSR释放的测量窗口结束的结束信号，所述频率计响应于所述结束信号停止通过第五CSR读取所述时钟信号的所述频率初值，其中，所述第五CSR与所计数模块，用于将时钟信号接入芯片内部的频率计，所读取模块，用于所述频率计在测量窗口结束后停止计数，读取计数结果作确定模块，用于根据所述频率初值、所述频率计的基准时钟3计算单元，用于根据所述频率初值、所述频率计的所的所述时间计数值计算得到时钟信号的频率值＝所述基准时钟频率*所述频率初值/所述4[0002]在芯片系统中，时钟频率的有无以及准确性是整个芯片系统中非常重要的一部观测芯片内多个关键时钟频率值的时钟快速诊断方法，对关键时钟进行快速实时的诊断，5述测量窗口的时间计数值确定所述时钟信号[0013]图1是根据本申请实施例的确定时钟信号频率的方法的计算机终端的硬件结构框6[0026]串并转换器：一种将并行数据转换成串仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA请实施例中的确定时钟信号频率的方法对应的计算机程序，处理器102通过运行存储在存[0032]传输设备106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括[0035]在本实施例的步骤S202中的所述频率计响应于所述使能信号对所述时钟信号进7[0040]在本实施例的步骤S202中的所述频率计响应于所述使能信号对所述时钟信号进[0046]在获取频率计的计数值后，结合已知的基准时钟频率和8[0053]图4是根据本申请再一实施例的确定时钟信号频率的装置的结构框图，如图4所量窗口的所述时间计数值计算得到时钟信号的频率值＝所述基准时钟频率*所述频率初[0057]图5是根据本申请再一实施例的确定时钟信号频率的方法9[0075]根据本申请再一实施例的确定时钟信号频率的方法可以应用于图6所示的CPU芯控制器是否能够正常工作，而其时钟的具体工作频率决定了PCIe子系统的数据传输速率，PCIe子系统数据传输工作在gen1/gen2/gen3/gen4/gen5下，对应pclk工作在62.5MHz/[0077]图8是根据本申请又一实施例的确定时钟信号频率的方法[0079]具体地，芯片系统软件通过配置总线，配置CSR模块内部寄存器A，释放debug均为1时表示时钟频率测量完成。B诊断测量完成)读取待测时钟频率的输出频率o_freq_lane1，即基于芯片内部频率计B读C诊断测量完成)读取待测时钟频率的输出频率o_freq_lane2，即基于芯片内部频率计C读D诊断测量完成)读取待测时钟频率的输出频率o_freq_lane3，即基于芯片内部频率计D读率的输出频率o_freq_lane0(基于芯片内部频率计A读出的频率初值)可通过以下对应计算[0095]而o_freq_lane0表示基于芯片内部频率计读出的频率初值，是测量出的频率初频率o_freq_lane1(基于芯片内部频率计B读出的频率初值)可通过以下对应计算公式(3)[0099]最终诊断结果B频率的计算跟i_basis_clk_lane1以及i_window_lane1(频率计B[0103]而o_freq_lane1表示基于芯片内部频率计读出的频率初值，是测量出的频率初频率o_freq_lane2(基于芯片内部频率计C读出的频率初值)可通过以下对应计算公式(4)[0107]最终诊断结果C频率的计算跟i_basis_clk_lane2以及i_window_lane2(频率计C[0111]而o_freq_lane2表示基于芯片内部频率计读出的频率初值，是测量出的频率初频率o_freq_lane3(基于芯片内部频率计D读出的频率初值)可通过以下对应计算公式(5)[0115]最终诊断结果D频率的计算跟i_basis_clk_lane3以及i_window_lane3(频率计D[0119]而o_freq_lane3表示基于芯片内部频率计读出的频率初值，是测量出的频率初[0122]最终对应lane0_lane3的待诊断时钟tx_clk0_tx_clk3四个时钟的诊断结果A、B、[0123]根据本申请又一实施例的确定时钟信号频率的方法的流程图可以应用于图9所示示的MCS芯片中的PX4子系统使用了本申请所述方法基于芯片内部频率计同时进行多路时有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步[0127]在一个示例性实施例中，上述电子装置还可以包括传输[0128]采用本申请实施例的方法进行芯片的时钟诊断无需外接[0129]本实施例中的具体示例可以参考上述实施例及示例性实