先进封装行业研究报告：算存光共驱封测产业价值重估

目录一、封装产业：先进封装驱动产业链价值重估 1传统封装：主要用于满足长尾部需求密度难以匹配算力时代需求 2先进封装：算力接力智能终端，驱动行业持续扩4行业发展趋势：先进封装突破性能瓶颈，有望带来产业链价值重估 6二、全球先进封装展望：算存光共驱，封装材料技术并举发展 8泛算力先进封装的基础方案 8泛算力驱动以为基多路径发展 10取代载板，兼具成本和一体化优势 10PLP/CoPoS：化圆为方，利用大尺寸Panel解决单片产出痛点 前段SoIC：引入异质集成工艺，进一步提高互连密度、减少延迟能耗 12替代Interposer，提高灵活性、降低生产成本 13存储驱动从2D到3D，堆叠技术快速发展 15轴堆叠难度提升，倒逼封装的z轴技术发展 15垂直堆叠是行业核心技术有望拓展发展空间 17光学驱动在SoIC基础上实现硅光集成共同演进 18三、全球供需结构分析：台积电主导，目前先进供给整体紧缺 21四、中国大陆供给侧分析：先进封装产能紧缺，价值重估进行时 24Foundry：基于前段工艺优势，向中后段积极延伸 25中芯国际：对标TSMC，构筑制造+封装一体化护城河 25盛合晶微：发源于晶圆制造的中国大陆先进封装头部厂商，卡位核心技术 25加速先进封装技术突破与产能扩张 26长电科技：加速从传统封测龙头向时代先进封装核心平台转型 26华天科技：技术矩阵全面覆盖先进封装核心赛27甬矽电子：聚焦细分赛道，深入布局2.5D封装 28专业型封测公司：积极加码先进封测与存储封测布局 29汇成股份：显示驱动芯片封测龙头，积极布局存储封测以及先进封测项目 29颀中科技：显示驱动为主要支柱，通过苏州子公+投资奕成科技布局先进封装 30青耘科技（未上市：兆易创新控股子公司，聚焦端侧I定制化存储 31伟测科技：领先的第三方测试服务商，发行亿可转债扩大算力等测试产能 31风险分析 33请参阅最后一页的重要声明一、封装产业：先进封装驱动产业链价值重估半导体制造产业，涵盖芯片设计、晶圆制造、封装测试三大环节，其中封装测试主要包括封装、测试两个环节，是集成电路进入终端系统前的最后一道工序。封装是指通过切割、焊线、塑封等工艺，为晶圆提供物理保护，并使其与外部器件实现电气连接；测试是指在晶圆封装后，利用集成电路测试专用设备和工具，对其功能和性能进行测试。多元化需求驱动下，封测产业平稳扩容。根据盛合晶微招股说明书数据，全球集成电路封测行业的市场规12.8%CAGR20241,014.75.9%GR增长至2029年的1,349.0亿美元。封测产业的发展一方面是配套着全球晶圆制造产能的持续扩充而扩容；另一方面需求端AI+HPC+XR+消费电子的并行发展也为封测产业发展提供了多元化的动力。截至装和传统封装规模呈现约4：6的比例，但主要的需求增长都集中在先进封装领域（消电-FC/WLP、AIHPC-oo202910.6CAGR2.1CAGR50.0%。图1:2019~2029年全球集成电路封测行业市场规模（单位：亿美元）0

2020 2023 全球传统封装 全球先进封装 传统封装YoY（%） 先进封装

70.0%655.8591.2655.8591.2607.1637.9555.7665.9572.2671.5621.9674.6674.4522.7470.0370.9319.7407.6358.9347.2301.7252.9282.3264.850.0%40.0%30.0%20.0%10.0%0.0%-10.0%合晶微招股说明书（援引Yole、灼识咨询数据中国大陆的封测产业增速和全球增速基本持平，且将同样呈现先进封装增长>>传统封装的趋势。受益于产业政策驱动下晶圆代工行业的蓬勃发展，尽管封测属于国内晶圆制造三大环节中相对布局最早、产业最为成熟且全球份额最高的一个，依托于中低端需求驱动的量增，中国大陆的封测产业同样能够实现明显增长——中国2,349.87.2%CAGR20243,319.0亿元。但相对更低的增速也暴露了高端封装需求整体不足的问题，从业务结构看，中国大陆封测市场整体主要以传统封装为主，15.5%。展望未来，伴随着全球半导体产业中心向国内迁移和中国大陆在芯片设计和晶圆代工环节的不断突破，中国大陆的封测产业增速将以和全球市场基本持平的增速增长——预计中国大陆的封测产业市场规模将以5.8%的20294,389.8厂商在先进封装领域的持续投入有望完成从技术到量产的转化；同时在地缘政治和全球供给偏紧的态势下，中国大陆的先进2024202914.4%CAGR，高于传统封装的CAGR，202922.9%。图2:2019~2029年中国大陆集成电路封测行业市场规模（单位：亿元人民币）40003500300025002000150010000

2019 2020 2021 2022 2023 2024 2025 2026E 2027E 2028E 2029E

30%3271.43383.93271.43383.93041.33157.12805.529242566.12686.12094.22229.52405.31005.9609.9709.3806.7901.5255.6280357.6428.9428.4513.520%15%10%-5%中国大陆传统封装 中国大陆先进封装 传统封装YoY（%） 先进封装YoY（%）合晶微招股说明书（援引中国半导体行业协会、灼识咨询数据传统封装存在引脚数量限制和线损高等一系列问题，难以匹配算力时代下的大量数据、高传输速度、减少功耗的传输需求。自集成电路产业出现以来，芯片集成度的提高长期依托于前段晶圆制造技术的进步来实现，封装技术自上世纪70年代出现开始持续处于配套产业的定位。最初的等传统封装主要用于解决“保护芯片和“连通电路”这两个核心问题，早期芯片不存在体积和集成度的需求，因此封装主要将芯片通过引线键合连接到支架，引脚穿过PCB板的通孔进行焊接，I/O引脚数量Pitch100μm90年代，随着个人移动终端的爆发，芯片存在体积限制，因此O引脚从底部移到了四周，引脚数量可以达到千个量级。90-65nm节点，芯片引脚数量达到上限，BGA/CSPBump来实现提高I/O密度和缩短路径长度（信号延迟）的效果，并后续迭代出FC/W等封装技术。整体来看，传统封装在芯片总成本中占比通常不足10%，在普通消费电子芯片中约7%-8%。尽管成熟制程的芯片单价整体较低，但封装提供的物化保护仍然是不可或缺的一环，因此应用于低价值量芯片的传统封装市场仍将长期存在；但这部分市场竞争相对激烈且客户价格敏感度高，因此头部厂商也很难进行扩产，行业整体处于存量竞争下的动态平衡状态。图3:全球封装产业发展阶段合晶微招股说明书（援引中国半导体行业协会、灼识咨询数据在先进封装需求爆发前，封装行业的“配套”定位决定了其相较晶圆制造环节整体的技术壁垒更低、价值量更少，因而能够在全球化时代更早地完成向中国大陆的产业链的迁移。对于半导体产业而言，封测作为配套产业的定位也同样存在着优势和机遇，伴随着集成电路产业的技术进步和资源要素的全球配置，封装测试环节2010s开始全球封测产业就已形成了中国台湾、中国大陆、美国三足鼎立的局面。中国大陆已有完备的封装产业布局，供需上游三端看现有厂商具备向先进封装技术突破和成果转化的基础。Gartner的统计，2024OSAT50%大陆的最大厂商长电科技以11.3%的市占率位居全球第三，具备较强的全球竞争力。依托于地理位置和2024424.5%，且均已实现（EM合金/散热/电磁屏蔽和设备（键合/点胶/测试/分选/划片/探针台等）也得以快速发展，为向先进封装迭代提供了产业链基础。图4:2022~2024年全球封测厂商份额排名公司国家/地区2024市占率202320221日月光中国台湾23.7%24.8%27.7%2安靠科技美国15.0%16.2%16.0%3长电科技中国大陆11.3%10.4%11.2%4通富微电中国大陆7.8%7.8%7.0%5力成科技中国台湾4.9%5.2%5.2%6华天科技中国大陆3.8%3.2%3.0%7京元电子中国台湾2.7%2.6%2.8%8联合科技新加坡2.0%2.0%1.7%9韩亚微韩国1.7%1.4%1.3%10盛合晶微中国大陆1.6%1.1%0.6%loomberg 先进封装有效提高了I/O密度，匹配先进制程的晶体管密度。伴随着芯片运算性能提升后，为满足数据传输带宽的要求，单颗芯片的信号输入/输出接点（I/O接点）数量由此前的几十个、上百个快速增长到成千上万（Bump）和重布线（RDL）以实现μm级的垂直和水平互联。随着先进制程对单颗SoCdie在面积、功耗上的全方位约束，封装行业转向系统级集成和亚μm时代，eW、TCB、TSV等技术的陆续出现使得2.5D/3D封装成为了可能。在算力需求爆发前，以手机为代表的智能终端小型化集成化需求是驱动封装技术发展的核心动力。性能方向发展。在这一过程中，倒装（FC、晶圆级封装（WP算力需求接棒智能终端，成为驱动先进封装产业发展和产业价值量提升的新动力。近年来，人工智能的爆发式发展产生了对芯片算力的巨大需求，尤其是多模态大模型训练所需的算力每3-4个月便增加一倍，远超摩尔定律下芯片运算性能每18个月到24个月提高一倍的速度，因此除了晶圆制造制程的发展，算力芯片亟需创新性技术手段来实现更加快速、更具持续性的性能提升。FC和W主要服务于单颗芯片的封装需求，在实现多芯片、大尺寸系统集成方面能力有限先进封装环节随之出现了显著的技术进步和创新变革，以三维芯片集成（2.5D/3D）为代表的芯粒多芯片集成可以突破单芯片1倍光罩的尺寸限制，实现2、3倍光罩甚至更大尺寸范围内，数百亿甚至上千亿个晶体管的异构集成。依靠超高密度、超细线宽，实现超大尺寸范围的异构集成技术，被认为是集成电路平面工艺、铜互联、FinFET鳍式晶体管结构后，微电子行业正在经历的第四波重大技术浪潮。图算力需求驱动先进封装快速提升 图接替移动终端驱动技术发展ole《AIfuelsthefutureofadvancedpackaging》建 SM投按照先进封装工艺对市场规模进一步拆分来看：倒装（：芯片有更高的/O2019~2024FC187.575的CAGR增长至269.7亿美元，预计将以4.8%的CAGR增长至2029年的340.7亿美元。先进封装产业增长动能切换，AI、云计算、智能驾驶等HPC需求对更大尺寸、更高性能的芯片存在需求，需要使用FCBGA等封装，因而FC封装市场规模仍将增长，但FC难以解决算力芯片的堆叠翘曲、线损高等问题，因而增速较移动终端驱动的时代略有下行。（WSPWP（FWLP）可以实现高I/OWLCSP的201940.56.7CAGR202456.1亿美元。但与FC类似，WLP封装的成本优势和尺寸优势固然明显，但无法缩减芯片间的线损，对于算力芯片大数据量高W的市场规模将在2029年达到75.5亿美元，2024年至2029年CAGR为6.1%。芯粒多芯片集成封装25/3：/D封装是当下驱动先进封装行业增长的核心，前期伴随HPC需求3D201924.9202481.8亿美元，复合增长率为%25/3D封装的市场规模仍将保持高速增长的态势，258.2亿美元，2024202925.8%。图7:2019~2029全球先进封装行业市场规模（单位：亿美元）0

晶圆级封装（WLP） 芯粒多芯片集成封装倒装（FC）WLPYoY（%） 2.5D/3DFCYoY（%）

70.0%312.9324.9312.9324.9333.5340.7273.8269.7294.7241.5247.4258.2187.5194.8216.2178.5.8436.150.549.381.856.1113.661.765.468.872.275.550.0%40.0%30.0%20.0%10.0%0.0%合晶微招股说明相较全球市场，中国大陆先进封装市场起步较晚，近年来技术和产能快速追赶。从封装工艺看，与全球市场相同，FC是中国大陆市场规模最大的先进封装技术，2.5D/3D是增长最快的先进封装技术；从变动趋势看，中国大陆先进封装市场规模的增长态势与全球市场相似。从需求端看，一方面中国大陆拥有全球最大且增速最快的芯片消费市场，另一方面，在境外供应受限的情况下，中国大陆需要通过芯粒多芯片集成封装技术方案持续发展高算力芯片，因此，中国大陆先进封装市场规模的扩容速度将整体高于全球先进封装市场的平均增速，尤其是2.5D/3D封装等前沿封装技术的市场规模将呈现高速增长的态势。图8:2019~2029中国大陆先进封装行业市场规模800700800700138.8%600500457.1400295.6354.5338.00392.759.9%516.959.7%

678.9624.5

80%

204.5 224.8

41.5%30.7%

60%40%20010051.1

55.2

62.0

73.21.2

78.312.1

91.928.9

106.646.2

118.673.8

1.4.4

1.6.4

%20%0%0.002019

0.02020

0.02021

2022

2023

2024

2025

2026E

2027E

2028E

-20%2029E晶圆级封装（WLP） 芯粒多芯片集成封装倒装WLPYoY（%） 2.5D/3DYoY（%） FCYoY（%）合晶微招股说明年，全球半导体封测市场在AI+HPC需求保持强劲、消费电子与汽车电子温和复苏的共同推动下，呈现结构性增长，市场规模创历史新高，先进封装占比持续提升。伴随摩尔定律逐步逼近极限，通过2.5D/3D封NvidiaBlackwellFeynman将逐步导入CoWoPS等方向演进；Google/BroadcomMetaTeslaAI芯片2.5D/3D的封装方案，未来在算力性能提高上，制程和封装技术共同发展的趋势明确。图9:2024全球先进封装行业规模按下游和技术拆分ole《Advancedpackagingmarketsettoreach$79.4billionby2030对于中国大陆市场来说，由于晶圆制造环节的技术迭代面临地缘政治等多重因素的限制，利用封装技术提高算力芯片性能成为在自主集成电路工艺下加速追赶性能的关键。目前国内多家高算力芯片设计企业也均发布有使用相关技术方案的产品，进一步加速中国大陆的封装产业链发展。伴随着半导体制造产业的驱动力由移动终端切换为HPC，封测行业的结构性转型，进一步带动了先进封装行业价的算力芯片成本结构中，及配套测试环节的合计价值量已经接近先进制程芯片《StatusoftheAdvancedPackagingIndustry》报告中的数202320242.5D207.5美元/207.5美元/颗、美元/2.5D产品中单片晶圆对应的晶粒颗数通常在25~40颗，按照上述价格折算，则5,150美元~8,3002024年度平均汇率折算，封测价格约为人民币36,677元/片~59,110元/片。图算力芯片的成本拆分（单位：美元颗）集成电路制造环节集成电路制造环节非集成电路制造环节高算力芯片先进制程芯片产品成本结构制造环节CoWoS及配套测试环节HBM其他NvidiaB200GPU1,5001,3672,720953占比 23% 21% 42% 15%BroadcomTPUv6BroadcomTPUv6624620991255占比 25% 25% 40% 10%MarvellTrainiumMarvellTrainium28157251.06905占比 23% 21% 30% 26%合晶微招股说明书（援引MorganStanley数据二、全球先进封装展望：算存光共驱，封装材料技术并举发展伴随着摩尔定律逼近极限，芯片制程微缩的边际收益在逐步递减，等效2nm（N2/SF2/18A）可能成为全球晶圆制造行业的一个长期节点。为了在晶体管密度有限提升的背景下进一步提高总性能，以CoWoS为代表的先进封装成为关键破局点。图全球先进封装技术路线图ole《Advancedpackagingmarketsettoreach$79.4billionby2030CoWoS-S/R/LCoWoS为HPC和AI计算领域广泛使用的先进封装技术。CoWoS是台积电推出的2.5D封装技术，本质上是将多个芯片（如逻辑芯片+HBM）放置在一块硅中介层（interposer）上，再封装在基板上，2012年首先应Nvidia、AMD、GoogleAICoWoS、TPUv7CoWoSAIHBM的高性能芯片，包括大部分的AICoWoS工艺进行了封装。图台积电技术平台 图台积电三种技术路线示意图SM SMAI持续高景气带动CoWoS需求不断提升，同时衍生出三种技术路线。自从2024Q4以来，全球云厂商的AICoWoS封装产能逐步从紧平衡过渡到紧缺状态。同时，芯片设计迭代驱动CoWoS技术自身向着更灵活和更具经济性的方向发展，从而在单层硅的CoWoS-S方案基础上延伸出CoWoS-L和CoWoS-R两条技术路径——CoWoS-L使用局部硅互连芯片和全局重分布层，平衡灵CoWoS-R将硅中介层替换为有机中介层，使用RDL（重布线层）来连接小芯片之间，支持弹性封装设计，适合对成本较为敏感的AI、网通设备或边缘AI。架构世代 CoWoS-S CoWoS-R CoWoS-L图CoWoS封架构世代 CoWoS-S CoWoS-R CoWoS-L使用一整块完整的硅晶圆作为中介构造 层连接芯片和有机基板

使用有机基板与重布线层（RDL,Re-DistributionLayer）代替硅中介层

在大面积的有机基板中，「嵌入」微小的硅桥（LSI,LocalSiliconInterconnect）。中介层排布 将与HBM水平排在中上

RDL中介层（精度相略低） RDL中介层嵌入高精度支持≥12颗HBM4E，在芯片间互核心参数

输，其余使用μm级低精度且便宜的有机基板长出RDL层。量产时程2012输，其余使用μm级低精度且便宜的有机基板长出RDL层。量产时程2012年2023年2024年光罩尺寸3.3倍3.3倍+3.3~9.5倍

2-4颗，成本较S20%-30%

（65/40nm）优点 线路最细、信号传输最定 成本较低、基板具有韧、抗与抗热胀冷缩表现较好RDL布线密度不如硅中介层，且数

CoWoS-S结构下能实现大面积封装缺点 成本高、材质脆、中介尺寸限、良率较低。Hopper架构下的芯

5G芯片、网通芯片，中低端算力

LSI制造过程容易产生翘曲超大规模AI训练芯片如Blackwell应用 片，中高端AI加

AI等

架构下的B300等单位成本 高 低 中rendForce（援引TSMC从终端需求来看，仍然将在中短期内占据主导地位。设0本质上是通过10T/sI互连的两个etce极限尺寸的PUeoWoS-L封装技术。根据TrendForce报道，Nvidia2027Rubin将继续采用TSMCN3PCoWoS-LRubin的设计仍然趋向于双芯片共封装架构，不采用四芯片共封装设计。主要原因是四芯片的封装将把尺寸扩大到大约倍的光罩极限，良率和封装成本存在不确定性。图CoWoS封装量产迭代路线图CPAPACSummit2025（援引TSMC在替代摩尔定律、提高芯片单位面积效能的核心目标下，先进封装技术沿着改善传输效率、改善散热、降低成本的方向持续发展迭代。在CoWoS的三种技术方案的基础上，为了进一步压缩成本或提高集成度，台积电CoWoPCoPoSCoWoPPCBABF/载板，实现一体化和压缩成本，CoPoS使用面板替代硅中介层。CoWoP：PCB取代载板，兼具成本和一体化优势CoWoP（ChiponWaferonPCB）：将Chip通过微凸点倒装到硅中介层上，完成芯片与硅基板的高密度互连，之后将整个芯片在硅基板组件用PCB的类载板（mSAP）制程直接焊接在PCB主基板，省略掉CoWoS的封装基板载板）PCBHDI或MSAP／SAP等工艺在板上形成精细的重分布层保证信号完整性与功率分配。与CoWoS相比，CoWoP具备一体化与成本优势。CoWoP实现了封装基板与PCB的一体化，具备更薄、PCBPCB替代了成本相对更高的载板。这一技术一方面降低了材料与制造成本，另一方面缩短了整体交付周期。同上直接集成芯片、硅中介层和多层HDI/MSAP重分布层来减少封装层级，实现更薄更轻的板卡一体化设计，并在同一块板上完成多至10余层、30μm级线宽/线距的高速互连，兼具高带宽、低延迟与设计灵活性。图&封装结构对比示意图 图&的技术对比CoWoPCoWoPCoWoS维度移除移除载，将技术核心 芯片先与中介层整合，再 片和中介层直接安装在安装到封装基板上 精度类载板上量产时程已进入量产开发中，尚未量产应用场景AI芯片、HPCHBMAI芯片、HPCHBM技术成熟，支持HBM堆 结构简化、信号路径最叠与高速互连 短、散热设计弹性更佳理论成本最低优势供应链变化

瓶颈是台积电CoWoS产能

需要高精度PCB、超薄铜箔、类载板（SLP）及mSAP技术日半导 技新报、PLP/CoPoS：化圆为方，利用大尺寸解决单片产出痛点PS（ipnPelnSsre：结合ooS与L（an-utanelevelacagng）的技术，在CoWoS基础上，用方形的面板RDL层（310mm*310mm—→510mm*510mm或600mm*600mm）取代原本的圆CoWoS相比，Panel和Panel5倍，能够大幅缓解CoWoS在量产时遇到的产能等问题，同时显著降低了单颗中介层成本。从下游应用来看，CoPoS技术将主要接替CoWoS技术，用于全球高端算力芯片的封装上。图CoPoS封装结构及主要变化示意图SMC、SemiVision叠加TGV图CoPoS&的技术对比维维度 CoWoS CoPoS技术核心 芯片先与中介层整合，安装封装板上 芯片直接在面板级基板封装提升产效、降低成本优势技术成熟，支持HBM堆叠高速连 生产效率更高、单位成更低适用大尺芯片设计量产时程已进入量产中试线建设中应用场景AI芯片、HPC、HBMAI芯片、HPC、HBM供应链变化依赖ABF/BT载板，关键瓶颈是台积电CoWoS产能驱动面板级封装设备与材料升级技新报、Trendforce扇出面板级封装P（tPeleelPckgig类似ooooSOPP是在FOWLP的基础上使用方型面板层替代传统晶圆，在将多个芯片和无源元件集成在一个封装内不变的基础上，利用重新布线层（RDL）工艺将芯片分布在大面板上进行互连。与CoPoS的优势类似，FOPLP不仅进一步提高了集成度，还能有效减少边缘浪费，大幅提高单片产出，实现了成本压降和生产效率提升。从下游来看，FOPLP与WLP类似，有望主要在端侧AI芯片/端侧SoC和中端ASIC的封装中大规模应用。图封装结构及主要变化示意图amsun从商业化角度看，精度，在极端情形下可能引发芯片边界裂纹或失效；同时由于要进行多层RDL，在尺寸过大时易因热应力引起图形偏移。SoIC：引入异质集成工艺，进一步提高互连密度、减少延迟能耗SoICSystemonIntegratedChips)封装工艺的本质是推进异质Chiplet集成，从而缩小体积并提升性能。SoIC利用混合键合工艺实现金属金属和电介质功耗，并最大限度地降低电阻、电感和电容（RLSoIC技术将同质和异质芯粒整合到单个类SoC集成到CoWoS和InFOBumping，SoIC（BondSub-2.5D封装方案相比，SoIC提供了更高的带宽和更好的能效。从需求端看，可以和等方案进一步叠加集成，用于及以下制程SoC芯片的封装；伴随远期技术迭代，也将搭配方案，进一步提高封装性能。目前，苹果的M5和M5MaxSoIC-MH封装，AMDSoIC+CoWoSAMDSoICFeynman架构将标志着一个关键转折点，SoIC的使用量将显著上升。SoIC利用铜对铜混合键合（copper-to-copperhybridbonding）技术垂直堆叠多颗芯片，实现更短的互连距离和更低的功耗。图SoIC+CoWoS/InFO结构示意图 图SoIC技术的内部异质集成SM SMInterposer，提高灵活性、降低生产成本MbeddedMutdenteconnectdge是英特尔推出的.5D先进封装技术，其核心创新在于使用小型硅桥（Bridge）嵌入有机基板，实现芯片间高密度互连，而无需使用大面积硅中介层。年推出至今，EMIB已进入大规模量产阶段，广泛应用于服务器、网络与HPC领域。历经三代迭代，目前EMIBClearwaterForest和Panther等产品的封装，且已量产应用至IntelCPUSapphireRapidsRapidsIntel将于EMIBFolsomPeak的pitch缩小至，较上一代显著提升互连密度，从而降低功耗并提高带宽。此外，为满足高功耗芯片对供电的严苛EMIB-M、EMIB-T、EMIB-3.5D等方案：EMIB-M：在硅桥内整合MIM电容，提高电源完整性；EMIB-T：引入TSV实现低噪声垂直供电，便于终端客户从CoWoS等类似封装技术迁移到EMIB技术；3.5D：将与Foveros2.5D/FoverosChiplet同时用硅桥完成水平互连，形成“3D+2.5D”的混合架构（Foveros是Intel的堆栈解决方案，之前主要用于端侧的多芯粒封装）图结构示意图 图EMIB（+Foveros）技术迭代路线图rendforce nte相较于CoWoS，EMIB主要优势体现在结构简化、翘曲控制、突破光罩尺寸上：（Si方式进行互连，简化整体结构，相对于CoWoSEMIB方案的成本优势更加显著。的热膨胀问题相对更不明显。因为EMIB只在芯片边缘嵌硅桥，整体硅比例低，因此硅与基板的接触区域少，导致热膨胀系数不匹配的问题较小，较不容易因封装翘曲降低良率。在封装尺寸也较具优势，相较于CoWoS-S3.3倍光罩尺寸、CoWoS-L359倍；EMIB-M62026812倍光罩尺寸。尽管英特尔EMIB带来了新的解决方案，相对行业主流方案更加节能，但是，从商业化的角度看，EMIB受限于硅桥体积和可布线密度，导致互连带宽略低、信号传输距离略长进而导致延迟相对稍高的问题也客观存在，导致相比于能够抢占大量产能龙头厂商，处于相对后发地位的算力ASIC厂商评估导入更加积极。特别是从2025在内的北美CSP厂商均开始与解决方案作为替代方案或补充方案；根据报道，计划于2027导入试用。图方案与方案的优劣势对比rendforce、TSMz轴技术发展HBM通过3D堆叠提升内存性能，AI芯片广泛采用。随着数据的爆炸式增长，内存墙对于计算速度的影响愈发显现。为了减小内存墙的影响，提升内存带宽一直是存储芯片聚焦的关键问题。如同闪存从2DNAND向NAND发展一样，DRAM技术发展，HBMDRAM结构，使用TSV技术将数个DRAMGPU/ASIC集成于同一封装内。与传统内存相比，HBM的存储密度更大、带宽更高，基本成为数据中心AI芯片的标配。图HBM结构示意图 图HBM采用封装与计算核心互连SM MD的生产和迭代对封装技术持续带来挑战。16-20层演进，制造bu间距缩小和Z轴高度控制上。在满足DRAM30μm以下；如果沿用传统的倒装回流焊（FC-MR）工艺，在加热时会引起芯片翘曲和桥接断路。基于此，能够精确键合且控制翘曲的热压键合（TCB）工艺成为HBM的主流工艺，且向着混合键合工艺（HybridBonding）方向进一步发展。同时，HBM也在向与逻辑芯片深度协同的方向演进。HBM4的Basedie将采用逻辑工艺制造，并可集成定制化逻辑电路，使HBM从通用组件演变为半定制组件，这就要求了在进行封装时具备更强的异构集成能力，并提供更高带宽、更低延迟的互连通道。往远期技术展望，由于单个HBM上包含数以万计的TSV用于实现极短的数据路径和高速传输，但该结构也会导致热量在堆叠中心聚集，存在进一步优化空间。三星和Intel基于改善z轴结构，各自提出了解决方案，但相应提高了对封装的要求：SEMICONHBM4之后的下一代架构“zHBM”的详细规格：与当前GPU旁的设计不同，3DHBMGPUI/O键合技术。ntel（dagonalnteconnect的ZAMMZAM不需要垂直TSV，而是布设基于对DieZAM能够显著改善热传导并提升能效，且不至于像TSV会随堆叠层数增加引发机械应力增加和热量聚集。图三星zHBM、Intel结构示意图 图SK海力士的工艺在现有产品中应用rendForce、Intel三 rendForce、Hynix有望拓展发展空间和3D堆叠本身就是NAND200+300+400的方SKHBM的高带宽闪存（HighBandwidthFlash,技术概念。相较于HBM10HBF支持无限次读取，仅存HBMHBFHBMSSD之816倍的超大容量。SK海力士的仿真测试表明，HBF32GPU2即可实现，能效比倍。HBFAI算力集群的经济模型，成为衔接SSD的新一代核心存储方案。解决了在数据存储端容量低、成本高的痛点。虽能提供极致的带宽和纳秒级访问延迟，（单堆栈通常为1-64BSD虽然容量大、成本低，但带宽严重不足（如NMee0D仅约/s，无法满足大模型推理时对海量权重数据和键值缓存（KVCache）GPU在推理过程中首先从HBM中检索变量数据，进行处理后再生成输出AI模型变得更加复杂，KVHBMGPU/ASIC造成压力，可能会限制整体HBF作为额外的高容量存储层来吸收KVGPU和HBM的存储负担，使其专注于高速处理和生成新的输出。通过封装创新、3D推理场景的理想存储载体。NANDHBMDRAMNAND闪存。在物理结构上，HBF通过CMOS直接键合阵列（CBA）工艺，将多层高性能NAND闪存芯片垂直堆叠起来，并通过逻GPU16die，首代产品即可实现的容量和1.6TB/s的读取带宽——这一带宽水平已接近HBMHBM8依赖单控制器串行调度不同，HBFNANDdie可独立NAND5AI推理场景对高带宽读的需求。由于基于NAND闪存，HBFHBM那样持续刷新供电，静态功耗仅为80%也存在先天短板：ND的写入耐久性有限（10万次擦写（微秒级）远高于的纳秒级，因此业界主流设计思路是将HBF频繁读写的动态数据留在HBM和HBM类似，随着堆叠层数提升和发展，封装高度存在上限且引脚/Bumping体积受限、发热和翘曲问题都会愈发严重，倒逼封装技术发展。图HBF容量显著大于HBM 图HBF结构类似HBM光学驱动：在mpactUniversalPhotonicEngine，紧凑型通用光引擎是TSMCSoIC技术开发的硅光集成平台，核心是通过无凸点、高密度、低热的晶圆级键合实现采用及更先进制程生产的电子集成电路（EIC）等成熟制程生产的光子集成电路（PIC）的异构集成。图COUPE封装结构rendforce、TSM从结构来看，COUPE平台具备三个特点，一是集成了硅透镜与设计在光栅耦合器下方的金属反射镜，实现了对光信号耦合效率的优化和减少光信号损耗；二是在光路径中设计ARC层减少光反射损耗，确保光学性能稳定；三是和PICSoIC10μm以下，大幅缩短了光电信号转换路径。图COUPE的结构特点CPAPACSummit2025（援引TSMC率提升bit传输功耗小2pJ80%以上，更有利于集群部署。在自身的光学性能提升基础上，COUPE有望作为核心模块和逻辑/交换机芯片、HBM三类组件共同集成在CoWoSPCBCPO的高集成、低功耗、高带宽要求。相较于传统可插拔方案，CoWoS-COUPE的理论功耗降低幅度可以达到80%-93%，理论20%的面积缩减。图的性能优势传统方案传统方案指标可插拔光模块CO（铜导线互连）功耗效率 ＞30pJ/bit ＞10pJ/bit ＜2pJ/bit传输延迟 1X（基准） 1X ＜0.05X带宽密度带宽密度100Gbps/mm²200Gbps/mm²1Tbps/mm²封装面积 1X（基准） 1.5X 0.8XCPAPACSummit2025（援引TSMC从商业化角度来看OPE目前TMC的报表的贡献占比较小POCOPE+oWoS一体方案能够显著提高了客户对TSMC的黏性，映射到上游能够进一步拉动对CoWoS产能和先进制程晶圆产能的需求。三、全球供需结构分析：台积电主导，目前先进供给整体紧缺从全球视角来看，先进封装行业的主要参与者包括从晶圆制造向后道延伸而来的企业和传统封测厂迭代而来的企业两类，其中前者占据技术和产能的主导地位，包括台积电、三星、英特尔等，后者主要包括安靠、日月光等。正如前文所述，先进封装较传统封装新增了TSV、RDL乃至TGV、热键合等与前道执行相近的工艺，因而呈现前道占据主导地位的趋势。图先进封装的主要参与者和对应技术平台ole截至2026Q1，台积电累计占据全球80%以上的CoWoS产能；未来至少在中期视角下，台积电仍将在先进封装的技术、产能和前道整合能力上持续卡位，因而其扩产节奏至关重要。目前台积电规划布局7座先进封装工厂，全面部署CoWoS、WMCM及SoIC三大技术，其中大部分产能优先投向算力封装。先进封装领域的快速提升。1月举办的说明会，2025~2027年台积电用于先进封装业务的资本开支有望以24CAGR2026EX中，投入先进封装与光罩生产的10%~15%；26Q1CapEX560亿美元，以加速扩充先进制程及封装产能。同时表示先进封装的产线建设周期相对较长，且扩产节奏受设备交期制约，产能爬坡需个月。图台积电的封测厂分布 图台积电的资本开支

70.0%60.0%50.0%40.0%30.0%20.0%10.0%资本开支（亿新台币） CapEx占比（%）rendForc SM具体拆分来看：CoWoS：产能严重紧缺，新建/改厂外包多举并下，到2026年底产能加速扩张年末，台积电位于南科园区的AP8AP7厂已经开始搬入设备；除去新建产能外，68吋厂改建为封测厂房，快速改厂解决土建等时间。援引TrendForceCoWoS257.5~812~13万2027202816.0/18.0万片/CoWoSAmkor、日月光和其他OSAT厂商扩产，预计非台积电的CoWoS产能将缓慢提升至2.5/3.5万片/月。图台积电总产能（单位：千片月）1801601801601201251351459010070803545506010 10 11121520301801601401201000rendForce（援引TSMC等从整体的产能预订情况看，、博通、合计瓜分台积电产能。在中期内持续预订台积电过半产能，20268085CoWoS63%，2027年比重保2026CoWoS59.5万片。紧随其后的是博通，202624MetaTPU等客户。AMDMI355MI4008万片ASIC2TPU项目。此外，AWS、xAIASIC芯片产能也将陆续开出。CoWoSGPU扩展至整个AI计算生态。CoPoS：中试有序推进中，6月开始验证测试根据SEMI的报道，TSMC已在2026年2月开始向研发团队交付CoPoS设备，整条中试线（PilotLine）2026年6月完工，预计2028年至2029年在台积电嘉义AP7厂进入大规模量产。根据TechNews的报道，截至2026H1，CoPoS中试线的关键材料与耗材已经到位，产线与机台进入验证测试阶段，进机试产将如期开始。则可能成为2028年及以后的产能扩张重点。从对上游产业链的带动效（激光隐切、键合设备、薄膜沉积设备以及量检测设备均能形成增量需求，预计将有效拉动相关产业扩产。SoIC：产能有序扩张，对上游拉动显著。台积电计划到年年底前建成约1.0~1.5万片/月的So2027年起进一步扩产以支持NVIDIA、博通（Broadcom）AMDSoAP7AP1进行扩张。2027/2028SoIC3.5/6.5万片/GoogleTPUv9、Feymann、Trainium等下代AI的量产需求，以及硅光/共封装光学（CPO）带来的增量需求。从对上游供应链的带动效应来看，SoIC，根据TrendForce10kSoIC68-70SoIC对前段和混合键合技术环节用量较大，相应对Besi、AMAT、等设备原厂供应商的设备需求。图台积电的SoIC产能（单位：千片月）804515451502023 2025 TSM四、中国大陆供给侧分析：先进封装产能紧缺，价值重估进行时对照全球先进封装工艺的发展路径，中国大陆的先进封装工艺目前正处于CoWoS技术渗透率快速提升的阶段。伴随着国内算力芯片设计端的蓬勃发展，晶圆制造工艺的进步和通过封装工艺减少损耗、实现同制程下性能的弯道超车同样重要。目前国内算力芯片的主要封装工艺仍然是CoWoS，中期维度下，CoWoS也仍然是主要技术。由于中国大陆的晶圆代工厂暂未进行RDL等中段工艺量产，而中国大陆的OSAT厂商譬如盛合晶微、通富微电、华封集芯（未上市）等在2.5D/3D/CoWoS领域均有所布局。我们认为，能够率先突破量产且完成产能扩张的OSAT厂商有望形成先发优势，卡位占据较高的行业份额。但伴随产业发展趋势演进，我们认为类比台积电，中国大陆的晶圆代工厂在先进封装领域的重要性同样不可忽视，Foundry在前道技术和设备产能的优势能够有助于其在先进封装技术迭代中实现追赶甚至反超。截至2026年8月，中国大陆晶圆代工龙头中芯国际与华虹宏力已经先后成立先进封装子公司——129日，中芯国际在上海总部正式揭牌成立“先进封装研究院3D集成、CoWoS等前沿技术，破解AI算力瓶颈。4月初，中芯国际在上海自贸试验区成立全资子公司“芯三维半导体”集成与先进封装布局。华虹宏力：2026年3月，华虹成立了上海华曜芯半导体公司，华曜芯注册资本10亿元、拟主要从事先进封装，将与华虹在技术路线图和产能规划上深度协同。从向上游产业链延伸的视角看，随着先进封装渗透率提升叠加技术外溢，封测厂商本轮扩产首先会进一步拉动包括键合等封装设备原厂的订单；随后对材料需求形成有效拉动，产业链盈利长期受益。综合来看，我们建议关注的先进封装领域重点公司估值表如下：图先进封装领域重点公司估值表总市值总市值营业收入（亿元）归母净利润（亿元）PE所属环节 股票代码 股票简称（亿元） 2025 2026E 2027E 2025 2026E 2027E 2025 2026E 2027E688981.SH 中芯国际 11,375.08 673.23 782.88 912.72 50.41 66.10 80.15 225.7 172.1 141.9Foundry600584.SH 长电科技 1,408.45 388.71 437.85 496.43 15.65 20.67 27.22 90.068.251.8688820.SH 600584.SH 长电科技 1,408.45 388.71 437.85 496.43 15.65 20.67 27.22 90.068.251.8688820.SH 盛合晶微 2,570.07 65.21 89.20 125.05 9.21 11.53 18.56 279.2 222.9 138.5688362.SH 甬矽电子 308.15 43.98 54.39 66.33 0.82 2.08 3.20 377.0 148.4 96.3OSAT 002185.SZ 华天科技 597.55 172.14 207.78 245.16 7.11 9.91 12.31 84.1 60.3 48.6688352.SH 颀中科技 224.00 21.90 24.50 27.86 2.66 2.99 4.52 84.3 74.9 49.6688403.SH 汇成股份 240.03 17.83 20.25 22.54 1.55 2.17 2.58 155.1 110.6 93.0688372.SH 伟测科技 219.71 15.75 22.93 32.90 3.03 4.31 6.67 72.5 51.0 33.0688035.SH 德邦科技 93.44 15.47 19.68 24.83 1.08 1.74 2.69 86.8 53.7 34.8封装材料封装材料688535.SH 华海诚科 151.044.58 10.90 12.71 0.241.071.39 622.8 141.2 108.7设备 688120.SH 华海清科 1,307.30 46.48 59.76 77.03 10.84 14.00 18.27 120.6 93.4 71.6688012.SH中微公司3,590.47123.85165.86217.6921.1132.6044.85170.0110.280.1688630.SH芯碁微装613.8614.0821.4729.512.905.107.31211.7120.583.9300480.SZ光力科技130.736.709.3912.420.400.951.53324.5137.085.4（各上市司盈预测用 致预期FoundryTSMC，构筑制造+封装一体化护城河目前，中芯国际在先进封装领域的布局已从战略规划全面转入实质性落地阶段，通过组织架构重塑与实体产能建设双轮驱动，旨在打造“先进工艺+先进封装”的一体化交付能力，从而在后摩尔时代构建新的增长极。SMICSMIC在封测领域具备一定技术积累，公司早在2015年就开始布局封装和先进封装，期间虽曾布局中芯长电（盛合晶微，但仍保有封测工艺并在过去十年间持续进行3D领域的IS键合封装，同时为外部封装厂提供Interposer。依托于前段工艺的深厚积累，SMIC3DKnow-How。SMIC入局先进封装并非要取代，而是为自身客户提供一种更紧密耦合的“制造封装一体化选项，尤其3D形成既竞争又合作的格局。图中芯国际收入&归母净利润及同比增速图中芯国际毛利率及净利率0

营业收入（亿元） 归母净利润（亿元收入YoY(%) 利润YoY（%）60%40%20%0%2023

25.0%20.0%15.0%10.0%

毛利率（%） 净利率（%）盛合晶微：发源于晶圆制造的中国大陆先进封装头部厂商，卡位核心技术（WLP）2.5D/3D封装技术，将GPU、CPU、AI芯片2025年收入比例50以（upng（P，是先进封装的前置基础工艺，2025年以上；WLP20%。公司的核心技术平台SmartPoser®全（硅转接板、扇出型重布线层（有机转接板和嵌入式硅桥（硅桥转接板三类主流技术方案，并已形成全流程2.5D技术体系和量产能力。盛合晶微在2.5D领域已构筑起显著的先发与规模优势，20242.5DAI算力芯片实现异构集成的核心平台。能实现更高的互联密度与性能，是前沿封装技术。公司IPO募集资金总额约50.28亿元，其中3D（40亿元）与超高密度互联三维多芯片集成封装项目（8亿元。随着募投项目落地，公司有望新增1.6万片/月的三维多芯片集成封装产能、8万片/月的Bumping4000片/月的超高密度互联三维多芯片集成封装产能。在此基础上，公司东盛合芯三维集成芯片制造（一期）项目近日将开工建设，总投资约100亿元，用于建设3DIC超高密度互联三维多芯片集成封装量产产能，与江阴基地形成技术协同、产能互补格局。图盛合晶微收入&归母净利润及同比增速图盛合晶微毛利率及净利率营业收入（亿元） 归母净利润（亿元）收入YoY(%) 利润YoY（%）40300%300

毛利率（%） 净利率（%）时代先进封装核心平台转型长电科技进入由技术突破、产能扩张与战略聚焦共同驱动的全新阶段，从而加速从传统封测龙头向时代先进封装核心平台转型。基于长期产业积累，长电科技已形成中国大陆封测厂中较为完整的先进封装技术矩、Chiplet、XDFOI高密度扇出、FCBGA、SiPCPO2025年已推动多2.5D平台、下一代高密度SiP堆叠等技术；其中AI、存储等应用。公司还在积极推进大尺寸A，并已初步验证玻璃基板在大尺寸CBA（PLP，整体、BGA、SiPChiplet+2.5D/3D异构集成升级。1002.5D/3D先进封装产线建设。其中，上海临港“东方芯港”782028年下半年建成投产，面向AI、HPC、数据中心和光通信等领域储备2.5D/3D2.5D/3D异构集成、Chiplet算力堆叠等核心产能。上海临港汽车电子工厂已于2026年3月正式投产，作为集团唯一的专业化车规封测基地，SoC及光模块封测，韩国基地正转向AI2.5D算力订单。这一系列技术突破与产能布局，驱动公司正从传统封测龙头向AI时代先进封装核心受益者全面转型。图长电科技收入&归母净利润及同比增速图长电科技毛利率及净利率0

营业收入（亿元） 归母净利润（亿元收入YoY(%) 利润YoY（%）60%40%20%0%

毛利率（%） 净利率（%）华天科技：技术矩阵全面覆盖先进封装核心赛道截至当前，华天科技在先进封装领域的技术布局已形成覆盖SiP、FC、TSV、Bumping、FO、WLP、PLP、2.5D/3D等全技术路线的完整体系，多项核心工艺已从研发阶段进入量产或满产状态。去年公司设立注册资本3D先进封装业务，对接AICPO光电共封等前沿封装场景；目前已完成2.5D/3D封装产线通线。在存储封装这一核心差异化板块，公司已完成ePoP/PoPt高密度存储器封装技术开发，深度对接国内两大存储原厂的外包需求，服务器端新一代存储相关封装国内份额处于靠前水平。在面板级封装方向，盘古半导体先进封测项目总投资30亿元，聚焦板级扇出型封装技术，FOPLP已完成多家客户验证并通过可靠性认证，项目已进入生产阶段。在此基础上，2026年5月公司再度加码启动华天南京二期项目，拟投资30亿元建设高端存储芯片封装测试生产线，计划于2028年建成，达产后每年可新增约4.3亿只存储集成电路封测能力。在对外投资上，随着华天科技推进收购华羿微，有望拓展功率器件封装业务，开辟汽车、工业、消费电子等领域的第二增长曲线。图华天科技收入&归母净利润及同比增速图华天科技毛利率&净利率0

营业收入（亿元） 归母净利润（亿元）收入YoY(%) 利润YoY（%）0%-100%-200%

毛利率（%） 净利率（%）司公 司公2.5D封装甬矽电子作为中国先进封装领域的后起之秀，2025FH-BSAP先进封装技术平台，构建了覆盖三大技术维度的完整体系：DF（高密集成扇出封装WLP系列提供WP（面朝下和WLP-面朝上）系列（基板上异构连接封装）实现2.5D晶圆级异构集成全覆盖，涵盖HCoS-OR（有机中介层硅中介层HCoS-OT（有机层+TIV+Si复合中介层三种技术路线；V（垂直芯片堆栈封装聚焦VMCS（垂直多芯片堆叠）及VSHDC（垂直超高密连接技术，由此实现了3DWB-LGAFC-LGAWBAybdBA/LAH-i（PP、M-iP等多种先进高密度iP封装形式，形成了覆盖低功耗、高集成、小型化等多元应用需求的技术矩阵。在产能布局上，甬矽电子已形成“二期爬坡、三期加码、海外拓展”的三线并进格局。公司二期项目投资110亿元，定位为先进封装基地，重点布局FC-CSP、FC-BGA、Bumping、WLCSP、Fan-out及2.5D/3D封装，建筑面积达38万平方米，为先进封装产品量产提供坚实保障。截至当前，二期成熟封装产能稼动率保持高位，晶圆级封装产能稼动率持续爬坡，2026年一季度整体稼动率仍维持较高水平，呈现淡季不淡态势。6103亿元在中意宁波生态园建设“微电子高端集成电路封装测试三期项目”，这是年内封测行业单笔最大扩产投入，项目规划建设期8年，将分阶段建设、梯次投产，主要产品线包括BUMP、2.5DFCWB类等，重点聚焦处于行业前沿地位的先进封装工艺并推动产业化落地。同时，公司此前已推出的多维异构先进封装技术研发及产业化项目拟投入募集资金9亿元，达产后将9万片/年的Fan-out2.5D/3D系列产品生产能力。在全球化维度，2026年初公司宣布拟投资不超过21亿元在马来西亚槟城新建集成电路封装和测试生产基地，聚焦系统级封装产品，下游覆盖AIoT、电源模组等领域，借助槟城作为全球半导体封测产业集群核心区域的优势，深化与海外大客户的合作。图甬矽电子收入&归母净利润及同比增速图甬矽电子毛利率&净利率50

营业收入（亿元） 归母净利润（亿元）收入YoY(%) 利润YoY（%）202320232024 50%0%-50%-100%-150%-200%

20.0%15.0%10.0%-5.0%

202320242025毛利率（%202320242025司公 司公汇成股份：显示驱动芯片封测龙头，积极布局存储封测以及先进封测项目（DDIC）（Bumping）+晶圆测试（CP）+玻璃覆晶薄膜覆晶（COF）为核心的完整工艺平台，具备8/12英寸晶圆全流程量产能力，依托成熟工AMOLED公司前瞻布局TS（以./3D异质集成为核心226年7月公司子公司郑隆芯创拟在上海嘉定投资不低于75亿元建成并独立运营RDLinterposerHybridBonding/TSV等关键节点推进，以满足AI/HPC大尺寸算力芯片对中介层尺寸与带宽的持续迭代需求。5年实现营业收入783（同比+87%、归母净利润155同比31%；20269（同比1.6%、其中二季度单季营收.8亿元创历史新高，61受黄金等原材料价格大幅上涨、一季度订单不饱和等多重因素影响，公司Q1利润下滑，Q2已实现扭亏为盈，后续随公司产能利用率提升，盈利能力有望显著修复。DRAMDRAMPoPLPDDR封装配套的封测厂商之一，亦是长鑫存储供应体系中少数具备LPDDR5量产封装能力的重要合作伙伴，公司将协同本地DRAM封装产能提升至6万片/展定制化DRAM解决方案及3DDRAM先进封装业务，进一步打开市场空间。图汇成股份收入&归母净利润及同比增速图汇成股份的盈利能力

2020 2021 2022 2023 2024 2025 营业收入（亿元） 归母净利润（亿元） 收入yoy 归母净利润yoy

40%20%0%-20%-40%-60