CN119418670A 一种栅极控制的场序电路及方法 （成都九天画芯科技有限公司）

兴隆街道集萃路619号天府海创园2-1栋本发明公开一种栅极控制的场序电路及方法，包括M行的子电路，所述子电路包括补偿单一晶体管的第二源漏极耦接至第二晶体管的第晶体管的第一源漏极耦接至第三晶体管的栅极和预存储电容的一端；所述第N行的子电路的所述第三晶体管的第二源极耦接至第四晶体管的2所述第N行的子电路的所述第一晶体管（M1）的栅极耦接至第N_2行的行栅信号线（ScanN_2所述第一晶体管（M1）的第一源漏极耦接至正电源线（Vdd所述第一晶体管源漏极，所述第四晶体管（M4）的第二源漏极耦接至数据信号线（Data所述第四晶体管5.根据权利要求1或2或3或4任一所述的6.根据权利要求1或2或3或4任一所述的一种栅补偿单元还包括第七晶体管（M7所述第七晶体管（M7）的栅极耦接至第二复位信号线34[0002]场序(fieldsequential)或者色序法(colorsequential)显示驱动技术通过人[0006]本发明的目的通过以下技术方案来实现一种栅极控制的场序电路，包括M行子电所述第N行的子电路的所述第三晶体管的第二源极耦接至第四晶体管的第一源漏所述第N行的子电路的所述第三晶体管的第二源漏极还耦接至5第N_2行的行栅信号线、第N_1行行栅信号线和第N行的行栅信号线依次跳变为高第N_2行的行栅信号线、第N_1行行栅信号线和第N行的行栅信号线依次跳变为低6规避掉因面内工艺不均以及晶体管随时间阈值电压漂移导致的画面显示[0015]下面结合附图对本发明做进一步的描述，但本发明的保护范围不局限于以下所第N行的子电路的第一晶体管M1的栅极耦接至第N_2行的行栅信号线ScanN_2，第一晶体管M1的第一源漏极耦接至正电源线Vdd，第一晶体管M1的第二源漏极耦接至第二晶第N行的子电路的第二晶体管M2的的栅极耦接至第N_1行栅信号线ScanN_1，第二第N行的子电路的第三晶体管M3的第二源极耦接至第四晶体管M4的第一源漏极，第四晶体管M4的第二源漏极耦接至数据信号线Data，第四晶体管M4的栅极耦接至第N行的7第N_2行的行栅信号线ScanN_2、第N_1行的行栅信号线ScanN_1和第N行的行栅信第四晶体管M4导通，数据信号线Data通过第四晶体管M4使得第三节点C的电位为晶体管M3的阈值电压Vth之和，即VA=Vdata+Vth，同时预存储电容Cst1中的电荷为Vdata+当所有行的数据信号电压和阈值电压分别写入对应行的预存储电容后，第N_2行的行栅信号线ScanN_2、第N_1行的行栅信号线ScanN_1和第N行的行栅信号线ScanN依次跳预存储电容Cst1在背光开启阶段预先写入数据信号电压Vdata和阈值电压Vth的[0023]此阶段，通过第三晶体管M3和第六晶体管M6将准确的数据信号电压Vdata写入像8因面内工艺不均以及晶体管随时间阈值电压Vth漂移导致第一晶体管M1的第一源漏极耦接至正电源线Vdd，第一晶体管M1的栅极耦接至转二源漏极还耦接至第三晶体管M3的第一源漏极，第三晶体管M3的栅极耦接至预存储电容第二复位信号线Reset2、第N_1行的行栅信号线ScanN_1和第N行的行栅信号线正电源线Vdd通过第七晶体管M7向预存储电容Cst1中预先写入高电位，使得第一第四晶体管M4导通，数据信号线Data通过第四晶体管M4使得第三节点C的电位为晶体管M3的阈值电压Vth之和，即VA=Vdata+Vth，同时预存储电容Cst1中的电荷同样为9预存储电容Cst1在背光开启阶段预先写入数据信号电压Vdata和阈值电压Vth的[0028]此阶段，通过第三晶体管M3和第六晶体管M6将准确的数据信号电压Vdata写入像第N_2行的行栅信号线ScanN_2、第N_1行的行栅信号线ScanN_1和第N行的行栅信第四晶体管M4导通，数据信号线Data通过第四晶体管M4使得第三节点C的电位为晶体管M3的阈值电压Vth之和，即VA=Vdata+Vth，同时预存储电容Cst1中的电荷同样为当所有行的数据信号电压和阈值电压分别写入对应行的预存储电容后，第N_2行的行栅信号线ScanN_2、第N_1行行栅信号线ScanN_1和第N行的行栅信号线ScanN依次跳变预存储电容Cst1在背光开启阶段预先写入数据信号电压Vdata和阈值电压Vth的[0033]