CN119421403A 半导体结构及其制备方法 （长鑫科技集团股份有限公司）

本公开实施例涉及一种半导体结构及其制实施例提供的半导体结构至少能够提升半导体2在所述阵列区形成与所述衬底接触的位线接触结构，所述位3对所述初始第一导电层进行第一掺杂工艺，以在所述初始第一导电层中在形成所述第一导电层的步骤之后，刻蚀部分所述阵列区的初形成填充于所述位线接触孔中的所述位线接触采用沉积工艺形成所述位线接触结构，且在沉积所述位线接触结在所述第一导电层顶面形成扩散阻挡层，所述扩散阻挡层的形成沿远离所述衬底表面方向依次堆叠的第一导电材料层以及第第一导电材料层与所述第二导电材料层覆盖所述位线接触结构表面以及覆盖所述扩散阻对位于所述位线接触结构表面的所述第一导电材料层以及所述第二导电材料层进行对位于所述扩散阻挡层表面的所述第一导电材料层以及所述第二导电材料层进行图4位于第二沟道区两侧的第二源漏区，所述位线接触结构与其中一所述第二源漏区电连接，5型与所述第二沟道区内的掺杂离子的导电类型相同；形成所述位线接触结构的方法包括：位线接触结构表面的所述第一导电材料层以及所述第二导电材料层进行图案化工艺以形6[0027]图3至图14为本公开另一实施例提供的一种半导体结构的制备方法中的不同步骤7于衬底101之上的导电线之间的交叠区域变小，从而减小位线结构与其它导电线之间的寄[0035]这里所指的位线接触结构105的顶表面的高度与第一导电层102的高度均为相对[0039]这里所指的位线导电层130的高度与第二导电层110的高度均为相对于同一衬底线导电层130容易发生倒塌或者歪曲的风险，使得形成的位线导电层130具有笔直的形貌，8使得可以在不同的工艺步骤中采用不同的工艺参数，使得形成的位线接触结构105的性能[0044]扩散阻挡层103能够防止第一导电层102与栅极导电层之厚度与栅极导电层的厚度相同或大致相同，因此，位线导电层130的厚度也可以相应的较101的方向上，第一位线导电层131的厚度不大于扩散阻挡层103的厚度，第一位线导电层衬底101表面方向依次层叠的第一栅极导电层111以及第二栅极导电中形成的第二位线导电层132的厚度等于或大致等于第二栅极导电层[0049]在一些实施例中，第一位线导电层131与第一栅极导电层1第二位线导电层132的材料与第二栅极导电层9[0061]第一导电层102中掺杂与第一沟道区相同类型的掺杂离子，能够改善减小第一沟[0062]在第一导电层102与栅极导电层之间设置扩散阻挡层103，能够防止第一导电层[0064]栅极氧化层114用于隔离第一导电层102与第一沟道区，栅极氧化层114的位于第相当于在第一沟道区表面增加了一个电场，使得衬底101的少数载流子被吸附至第一沟道[0068]在一些实施例中，侧墙结构120可以包括沿远离栅极结构侧壁方向依次排布的第沟道区以及位于第二沟道区两侧的第二源漏区，位线接触结构105与其中一第二源漏区电位线接触结构105具有第四掺杂离子，第四掺杂离子的导电类型与第三掺杂离子的导电类[0071]第三掺杂离子类型与第二掺杂离子类型不同，使得外围区2形成的晶体管与阵列[0072]位线接触结构105中具有与第二沟道区的掺杂离子类型相同的第四掺杂离子，在[0078]第一导电层102中掺杂有与第一沟道区相同类型的掺杂离子，进而能够改善栅极避免在沉积形成位线接触结构105的时候形成孔洞，进而提升位线接触结构105的电性能。得可以在不同的工艺步骤中采用不同的工艺参数，使得形成的位线接触结构105的性能以[0079]上述实施例提供的半导体结构中，设置位线接触结构105的顶表面低于第一导电少，进而使得位线结构与半导体结构中其它位于衬底101之上的导电线之间的交叠区域变[0085]在一些实施例中，外围区2的衬底101还包括位于第一沟[0086]在一些实施例中，第一沟道区的掺杂离子类型与第一源漏区的掺杂离子类型相二沟道区以及位于第二沟道区两侧的第二源漏区，第二沟道区与第二源漏区形成晶体管。[0088]在一些实施例中，第二沟道区的掺杂离子类型与第二源漏区的掺杂离子类型相[0089]在一些实施例中，第一沟道区的掺杂离子类型与第二沟道区的掺杂离子类型不对准双重成像技术)工艺或者SAQP(Self_AlignedQuadruplePatterning，自对准多重曝区1的衬底101中形成多个间隔排布的第二沟槽，以及被第二沟槽隔开的初始第二有源区[0095]在一些实施例中，初始第一有源区11包括沿平行于衬底101表面方向依次排列第掺杂离子类型与向第一区以及第三区注入的掺杂离子类杂离子的导电类型与第一沟道区内的掺杂离子的导电类型相同，则形成第一导电层102的[0100]在一些实施例中，可以采用沉积工艺形成初始第一导电层141，初始第一导电层的掺杂离子类型与第一沟道区的掺杂离子类型相同。使得第一导电层102能够改善栅极耗141表面形成初始扩散阻挡层142，之后在同一工艺步骤中对初始第一导电层141以及初始形成于阵列区1的初始第一导电层141表面以及外围区2的初始第一导电层1[0108]为了保证后续形成的位线结构的高宽比较小，需要去除位于阵列区1的初始扩散以包括沿远离衬底101表面依次堆叠的第一保护层143以及第二保护层25，第一保护层143外围区2的初始扩散阻挡层142起到较好的保护[0110]在一些实施例中，形成的第一保护层143还位于阵列区1的初始扩散阻挡层142表[0112]参考图6，去除阵列区1的初始扩散阻挡层142并去除部分厚度的初始第一导电层1的初始扩散阻挡层142以及对阵列区1的初始第一导电层141的步骤中对外围区2的初始扩二沟道区以及位于第二沟道区两侧的第二源漏区，位线接触结构105与其中一第二源漏区以及第一光刻胶层12的步骤中，第一掩膜层30以及第一光刻胶层12还可以形成于外围区2[0122]在一些实施例中，第一掩膜层30可以包括沿远离衬底101方向依次堆叠的第一硬线接触结构105的方法可以包括：采用沉积工艺在位线接触孔中形成填满位线接触孔的位的步骤中沉积形成，即位线接触结构105与第一导电层102并不由同一膜层分别刻蚀而成，第二光刻胶层13。第二掩膜层50的材料可以包括沿远离衬底101方向依次堆叠的第三硬掩成于侧墙结构120顶面的其它结构起到支撑作用，例如可以为后续形成的第三掩膜层提供[0139]参考图12至图14，对位于位线接触结构105表面的第一导电材料层41以及第二导电材料层42进行图案化工艺以形成位线导电层130，位线导电层130与位线接触结构105电材料层42以及盖层进行图案化工艺。[0140]在一些实施例中，可以采用SAQP工艺对位于位线接触结构105表面的第一导电材[0142]在一些实施例中，形成的子盖层44还位于外围区2的填充层115以及侧墙结构120[0144]在一些实施例中，第三掩膜层60包括沿远离衬底101方向依次堆叠的第四硬掩膜如可以采用原子层沉积工艺。膜层15，保留位于第一子硬掩膜层152侧美案以及第二子硬掩膜层151侧面的第四掩膜层列区1的第二导电材料层42形成第二位线导电层130，剩余阵列区1的第一导电材料层41形层102以及位线接触结构105，进而能够分别调整形成第一导电层102的工艺参数以及调整[0156]本领域的普通技术人员可以理解，上述各实施方式是实现本公